发布时间 : 星期三 文章数字电子钟课程设计更新完毕开始阅读bfc67a35964bcf84b9d57bbc
1 前言
数字电子钟是日常生活中常见的一种工具，大到机场等公共场所的时间屏幕，小到我们的手表，闹钟等，都是常见的数字电子钟。其实数字电子时钟的设计的原理很简单，但其功能却很强大，现在市场上的电子时钟大多都有整点报时功能，校时功能等，这次课程设计，我们以数字电子技术理论为基础，亲身实践其中。
数字电子技术课程的核心是时序逻辑电路，组合逻辑电路和触发器，这些也是我们学数电最基本的要掌握的知识，通过实践可以加深对课本知识的理解，能够处理一些实际中的情况，在这次课程设计中，校时是一个很重要的模块，既要可以正常校时，又不能干扰到时间计数显示模块，而时间显示比较简单，用熟悉的芯片就可以做出来了。 这次课程设计的选题——数字电子钟，不仅可以加深我们对数字电子技术的理解，也可以提高自己的动手能力以及实际问题中解决问题的能力，培养了对数字电子技术的兴趣。
2 设计任务与要求 2.1 设计任务
设计一个数字电子钟
2.2 设计要求
⑴数字电子钟是以一昼夜24小时为一个计数周期 ⑵具有“时”（00——23），“分”（00——59），“秒”（00——59）数字显示。 ⑶具有校时功能，能分别进行秒，分，时的校正。
3 方案论证及总体电路框图 3.1方案论证
数字电子钟实际上是一个对标准频率（1HZ）进行计数的计数电路，由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确定。通常使用振荡器电路构成数字钟。
数字电子钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器，校时电路、报时电路和振荡器以及秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状
1
态送到七段显示译码器译码，通过七位LED七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。校时电路时用来对“时”、“分”显示数字进行校对调整的。
3.2总体电路框图
图3-2 系统总体框图
2
4单元设计电路 4.1 秒脉冲产生电路
数字电子钟应具有标准的时间源，用它产生频率稳定的1Hz脉冲信号，称为秒脉冲，由于它直接影响到计时器定时的准确度，因此采用石英晶体振荡器，并经多级分频电路后获得秒脉冲信号。从电路的体积，成本以及分频方面考虑，数字计时器通常采用石英晶振频率为32768Hz，经过十五级二分频电路，便可得到频率为1Hz的秒脉冲信号。具体电路如图4-1所示，它用一片CMOS集成电路CC4060（14位二进制计数器）和74LS74触发器组成。
图4-1 秒脉冲发生电路
3
4.2 计数器
4.2.1 六十进制计数器
由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用两片CC4518组成六十进制计数器，采用反馈归零的方法来实现六十进制计数。其中，“秒”十位是六进制，“秒”个位是十进制，如图4-2-1所示。
图4-2-1 秒、分计时电路
4