发布时间 : 星期三 文章微机原理及应用A试题库及答案更新完毕开始阅读c7e0c7ce6137ee06eff918f2
7. 总线按照信号分类可以分为__________，__________，控制总线。 8. 总线按照数据传输方式分为并行总线_和_串行总线_ 。
9. 8086处理器的数据总线为16位，时钟频率为5MHz，那么实现一次16为数据传送的总线带宽是_20?10b/s。而对于系统时钟频率为66MHz的Pentium处理器来说，其2-1-1-1的猝发传送周期用5个时钟传送32个字节数据，则其总线带宽是422.4MB/S 。
10. 通常情况下，我们用AB表示地址总线,那么DB表示数据总线, 用CB_表示控制总线。 11. 位于集成电路内部的总线被称为芯片总线。用于同一块印刷电路板上的总线是内总线。 12. 总线仲裁的方法有用 集中仲裁和分布仲裁。
13. 通常总线带宽与位宽成正比，如果总线的频率为88MHz，总线的位宽为8位，则总线的带宽应为__________。
14. 外部总线也称为通信总线，其表现形式是位于微机后面板上的一些 __________ 。 15. IA32处理器进行串行传送时，需要___1___根传输线；并行传送时，每个数据位都需 要 ____1_条单独的传输线。 五.简答题
1. 为什么称处理器的数据总线是双向的？ 数据总线承担着处理器与存储器、外设之间的数据交换既可以输入也可以输出故其是双向的 2. 8086的地址和数据总线为什么要分时复用？
为减少引脚个数，8086采用了地址总线和数据总线分时复用。即数据总线在不同时刻还具有地址总线的功能。
3. 具有三态能力的引脚输出高阻意味着什么？
相当于连接了一个阻抗很高的外部器件，信号无法正常输出；即放弃对该引脚的控制，与其它部件断开连接。
4. 总线周期中的等待状态是个什么工作状态？
处理器的运行速度远远快与存储器和I/O端口。处理器检测到存储器或I/O端口不能按基本的总线周期进行数据交换时，插入一个等待状态Tw。等待状态实际上是一个包车总线信号状态不变的时钟周期
5. 猝发传送是一种什么传送？
处理器只提供首地址。但可以从后续连续的存储单元中读写多个数据
6. 8086处理器的输入控制信号RESET，HOLD的含义各是什么？当它们有效时，8086 CPU将出现何种反应？
RESET:复位输入信号，，高电平有效。该引脚有效时，将迫使处理器回到其初始状态；转为无效时，CPU重新开始工作。
HOLD:总线请求，是一个高电平有效的输入信号。该引脚有效时，表示其他总线主控设备向处理器申请使用原来由处理器控制的总线。
7. 8086处理器的输入控制信号NMI和INTR的含义各是什么？当它们有效时，8086 CPU将出现何种反应？
NMI:不可屏蔽中断请求，是一个利用上升沿有效地输入信号。该引脚信号有效时，表示外界向处理器申请可屏蔽中断。
INMI:可屏蔽中断请求，是一个利用高电平有效的输入信号。该引脚信号有效时，表示中断请求设备向处理器申请可屏蔽中断。
8. 总线数据传输为什么要进行总线仲裁？
总线上可能连接多个需要控制总线的主设备，但任一时刻总线上只能有一个模块发送信息。总线仲裁可以确定使用总线的主模块，用以避免多个主模块同时占用总线
6第7章 存储系统
一.选择
1. 某处理器设计只支持7KB主存，则内存地址需（ ）位就足够了。 A 12 B 13 C 14 D 15
2. 需要定时刷新的存储器是（ ） A．SRAM B．DRAM C．EPROM D．E2PROM 3. 下列只读存储器中，可紫外线擦除数据的是（ ） A．PROM B．EPROM C．Flash Memory D．E2PROM 4. 可编程ROM可简记为( ) 。 A．PROM B．MROM C．EPROM D．E2PROM 5. 优盘是一种电可擦除．可重写的 ( ) 的存储器。 A．非易失性 B．易失性 C．只读性 D．磁介质性 6. 存储器芯片位数不足时，需用( ) 。 A．字扩展 B．位扩展 C．字位扩展 D．以上均可 7. 64K*1位的DRAM芯片通常有( ) 地址线引脚 A．16 B．8 C．1 D．4
8. 某微机系统的存储器容量为256K字节，若采用单片容量为16K*8位的SRAM芯片，则组成该存储系统共需( )个该类芯片 A．16 B．8 C．1 D．4
9. 64K*1位的EPROM芯片通常有( ) 地址线引脚 A．16 B．8 C．1 D．4
10. 某微机系统的存储器容量为256K字节，若采用单片容量为16K*1位的SRAM芯片，则组成该存储系统共需( )个该类芯片 A．16 B．128 C．64 D．8 11. 8086CPU有20条地址线，可寻址空间为（ ） 。 A．640kB B．64kB C．1MB D．16MB 12. 80286有24条地址线，可寻址空间为（ ）。 A．640kB B．64kB C．1MB D．16MB 13. PC系列微机可寻址的I/O空间是（ ） 。 A．1k B.32k C．64k D．1M
14. 一般PC系列微机I/O寻址只用10根地址线，可寻址（ ）个。 A．1k B．32k C．64k D．1M 15. 下列只读存储器中，仅能一次写入数据的是（ ） A．PROM B．EPROM C．Flash Memory D．E2PROM 二.名词解释
1. RAM：随机存储器，只要给出存取位置就可以读写内容，存取时间与所处位置无关。 2. ROM：只读存储器，只能读出其中的数据，但数据可以长期保存断电不丢失。 3. SRAM：
4. FLASH ROM： 5. NVRAM 6. 完全译码
7. 部分译码
8. 系统RAM区：该去占用地址最低端的640KB空间（00000H-9FFFFH）由dos进行管理 9. 存储容量：微机系统存储容量，以字节B为基本单位，半导体芯片以位b为基本单位，表达存储容量
10. 存取速度：即存储时间，指从读写命令发出到数据传输操作完成经历的时间 11. 空间局部：即紧邻被访单元的地方也将被访问。 12. 时间局部：刚被访问的单元很快将再次被访问。
13. 辅助存储器：通过磁记录或光记录方式，以磁盘或光盘形势存放可读可写式制度内容 14. 地址译码：将某个特定的编码输入翻译为有效输出的过程
15. 虚拟存储器：利用读写辅助存储器，操作系统可以在主存储器与辅助存储器之间以磁盘文件形式建立虚拟存储器
三.判断
1. 存储系统的高速缓存需要操作系统的配合才能提高主存访问速度。F 2. 存储器芯片的集成度高表示单位芯片面积制作的存储单元数多。T 3. 微机大容量主存一般采用DRAM芯片组成。T
4. 部分译码可以简化译码电路，不会减少可用的存储空间。F
5. 存储系统每次给DRAM芯片提供刷新地址，被选中的芯片上所有单元都刷新一遍。F 6. 存储系统的刷新地址提供给所有DRAM芯片。T
7. ROM芯片的烧写或擦写就是指对ROM芯片的编程。T 8. 存储器译码时采用全地址译码会浪费地址空间。F 9. 存储器的主要性能指标是存储容量和存储空间。F
10. 存储访问的局部特性保证了层次化存储系统具有优秀的性能。T 11. 存储访问的局部性原理只是指空间局部。F 12. PC机主要采用光盘作为辅助存储器。F
13. 按制造工艺，半导体存储器可分为“双极型”器件和“MOS型”器件。T 14. 芯片的存储容量有存数单元数和每个存储单元的数据位数决定。T 15. 高性能处理器必须配合快速主存储器才能真正发挥作用。T 四.填空
1. 计算机存储容量的基本单位：1 B（Byte）＝___8__b（bits），1TB＝__2________GB 2. 在半导体存储器中，RAM指的是随机存取存储器_，可读可写，但断电后信息一般会丢失。 3. 在半导体存储器中ROM指的是只读存储器，正常工作时只能从中读取信息。
4. 存储结构为8K×8位的EPROM芯片2764，共有13个地址引脚，用其组成64KB的ROM存储区共需8片芯片。
5. 对一个存储器芯片进行片选译码时，有一个高位系统地址信号没有参加译码，则该芯片 的每个存储单元占有__________个存储器地址。假设地址总线A19～A15输出01011时译码电路产生一个有效的片选信号，这个片选信号共有__________容量。
6. 半导体EPROM芯片顶部开有一个圆形石英窗口。 通常U盘、MP3播放器、数码相机、 多媒体手机等设备采用半导体Flash ROM芯片构成存储器。
7. SIMM是一种________内存条，而 DIMM是一种________内存条。
8. 每个存储单元被赋予一个唯一的编号，称为地址，一个存储单元可以存储1、4、8、16、32位二进制信息。
9. 存储器扩展有两种方法，分别是_______扩展和________扩展。
1010. 用2k×8位的存储芯片，组成16k×8位的存储器，需用 8片，组成24k×1位的存储器，需用 12_片。
11. 8086的存储器分为偶存储体和奇存储体。
12. 衡量存储器的技术指标主要有容量，速度和成本。
13. 衡量存储器的技术指标主要有存储容量，存储速度和成本价格 14. 以8086为CPU的微型计算机内存RAM区为00000H~3FFFFH，若采用8K*8的6264构成，需要________片芯片，若采用256K*1的21256构成，需要________片芯片。 15. 计算机需要主存储器存放当前运行的_程序_和_数据__。 五.简答题
1. 存储器的存取时间和存取周期有什么区别？
存取时间是指从读/写命令发出，导数据传输操作完成所经历的时间；存取周期表示两次存储器访问所允许的最小时间间隔。存取周期大于等于存取时间 2. 地址重复是怎么回事？
译码电路中只有部分地址线参与译码会造成地址重复，也就是一个存储单元占有多个存储器地址。
3. 简述存储系统的层次结构及各层存储部件特点。
为解决容量．速度和价格的矛盾，存储系统采用金字塔型层次结构，单位价格和速度自 上而下逐层减少，容量自上而下逐层增加。
存储系统的各层存储部件自上而下依次是：CPU寄存器．高速缓存．主存存储器(RAM/ROM )，辅助存储器如磁盘．光盘等。CPU寄存器．高速缓存器集成在CPU芯片上，对用户来说， 是透明的，它们用于暂存主存和处理器交互的数据，以减少频繁读取主存而影响处理器速度 ；主存储器则可和处理器直接交换数据，而辅助存储器必须经过主存存储器，才可与处理器 进行数据交换。
4. DRAM为什么要刷新？
DRAM以单个MOS管为基本存储单元，以极间电容充放电表示两种逻辑状态。由于极间电容的容量很小，充电电荷自然泄漏会很快导致信息丢失，所以要不断对它进行刷新操作．即读取原内容．放大再写入。 5. 存储系统如何进行刷新？
存储系统的刷新控制电路提供刷新行地址，将存储DRAM芯片中的某一行选中刷新。实际 上，刷新控制电路是将刷新行地址同时送达存储系统中所有DRAM芯片，所有DRAM芯片都在同时进行一行的刷新操作。 刷新控制电路设置每次行地址增量，并在一定时间间隔内启动一次刷新操作，就能够保证所有DRAM芯片的所有存储单元得到及时刷新。 6. 请给出下图中138译码器的所有译码输出引脚对应的地址范围。