发布时间 : 星期日 文章基于单片机的数字存储示波器设计更新完毕开始阅读ca81c7c32cc58bd63186bdea
┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 装 ┊ ┊ ┊ ┊ ┊ 订 ┊ ┊ ┊ ┊ ┊ 线 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 装 ┊ ┊ ┊
长 春 大 学 毕业设计（论文）纸
3.3 A/D转换电路
3.3.1ADC芯片的选取
1.A/D转换器的主要性能指标。
（1）分辨率。A/D转换的分辨率是能够分辨的最小量化信号的能力，即输出的数字量变化1所需输入模拟电压的变化量，通常用位数来表示。对于一个实现n位转换的ADC来说，它能分辨的最小量化信号的能力为2n位，即分辨率为2n位。例如，对一个12位的ADC分辨率为212=4096位。
（2）转换精度。由于模拟量是连续的，而数字量是离散的，所以一般在某个范围中的模拟量都对应于同一个数字量。例如，有一个ADC，理论上5V电压对应数字量800H，但是，实际上，4.997V，4.998V，4.999V也对应数字量800H。这就是说，在A/D转换时，模拟量和数字量之间并不是严格的一一对应的关系。这样，就有一个转换精度的问题。
转换精度反映了ADC的实际输出接近理想输出的精确程度。A/D转换的精度通常是用数字量的最低有效应（LSB）来表示的。设数字量的最低有效位对应于模拟量△，这时，称△为数字量的最低有效位当量。
（3）转换时间和转换率。完成1次A/D转换所需要的时间，称为ADC的转换时间。用ADC的转换时间的倒数表示ADC的转换速度，即转换率，例如，一个12位逐次逼近式ADC，完成一次A/D转换所需时间为20μs ，其转换率为50KHZ。ADC的转换时间约为几个μs至200μs 。
（4）非线性度。ADC的非线性度是指实际转换函数与理想直线的最大偏移。 2.逐次逼近式ADC
逐次逼近式ADC是一个具有反馈回路的死循环系统，主要部件有电压比较器、逐次逼近寄存器、输出缓冲寄存器、DAC和控制电路，如图3-9所示。
和计数式ADC一样，逐次逼近式ADC也用DAC的输出电压来驱动比较器的反相端，不同的是，转换时，要用一个逐次逼近寄存器存放转换出来的数字量，转换结束时，将数字量送到输出缓冲寄存器。
逐次逼近式ADC的转换原理是：二分搜索、反馈比较、逐次逼近。它与生活中天平称重原理极为相似。
当启动信号有效（由高变低），逐次逼近寄存器和输出缓冲寄存器清0，故DAC的输出电压Vo=0。当启动信号变为高电平时，转换开始，即逐次逼近寄存器开始“天平称重”。逐次逼近寄存器的操作是：从最高位开始，通过先试探性地置1，再比较Vo和Vi大小，然后决定该位1的去留，然后对次高位进行比较，直到最低位元为止，逐位完成同样过程（置1→比较→决定去留）。比如，在第一个时钟脉冲时，控制电
第 19 页 共 36页
┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 装 ┊ ┊ ┊ ┊ ┊ 订 ┊ ┊ ┊ ┊ ┊ 线 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 装 ┊ ┊ ┊
长 春 大 学 毕业设计（论文）纸
路把逐次逼近寄存器最高位置1，即它的输出为100?0，使得DAC的输出电压Vo成为满量程值的一半。这时，如果Vo>Vi表明试探置的100?0值大了，比较器输出低电平，控制电路据此清除逐次逼近寄存器最高位的1：反之，如果Vo≤Vi，比较器输出高电平，控制电路使最高位元的1保留下来.
图3-9逐次逼近式ADC
n位逐次逼近式ADC经过n次比较后，逐次逼近寄存器中得到的值就是转换的数字量。转换结束后，控制电路送出一个低电平作为结束信号，这个信号的下降沿将逐次逼近寄存器中的数字量送入输出缓冲寄存器，供CPU读取。
采用逐次逼近法，首先将最高位置1，这相当于取最大允许电压的1/2与输入电压比较。如果搜索值在最大允许电压的1/2范围内，那么最高位置0，再将次高位置1，这相当于在1/2范围内再作对半搜索。依次类推，逐次逼近相当于在不断缩小1/2的范围内再作对半探索。因此，逐次逼近法也称为二分搜索法或对半搜索法。 3.ADC0809的内部结构
ADC0809的内部结构如图3-10所示，分成三部分：①8路模拟开关、地址锁存与译码；②8位A/D转换；③三态输出缓冲器。其中A/D转换部分是由8位元DAC、比较器、逐次逼近寄存器和控制逻辑组成。
START和EOC分别为启动信号和变换结束信号，EOC还可以作申请中断或供查询。 ADC0809通过引脚IN0～IN7可输入8路模拟输入电压。ALE将3位地址信号ADDA，ADDB，ADDC进行锁存，然后经3-8译码选通8路中的1路进行A/D转换。
第 20 页 共 36页
┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 装 ┊ ┊ ┊ ┊ ┊ 订 ┊ ┊ ┊ ┊ ┊ 线 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 装 ┊ ┊ ┊
长 春 大 学 毕业设计（论文）纸
IN0 IN1 IN2 IN3 IN4 IN5 IN6 IN7ST8路模拟量开关CLKEOC8路A/D转换器三态输出锁存器D0D1 D2D3 D4 D5 D6 D7 AB CALE地址锁存与译码器VRE+VRE-
3-10 ADC0809内部逻辑结构
4.ADC0809的引脚特性
ADC080是28引脚的双列直插式芯片。 VCC电源，+5V。GND：地。CLOCK：工作时钟。
IN0～IN7：8位模拟输入线。DB0～DB7：8位转换资料三态输出线。 ADDA，ADD，ADDC：模拟通道地址选择线。
ALe：地址锁存允许信号。其上升沿将ADDA，ADDB，ADDC3位地址信号锁存，由三八译码选通过对应模拟通道。
VREF（+），VREF（-）：基准电压输入端，且要求VREF（+）+VREF（-）=VCC，其偏差值≤±0.1V。
START：启动转换信号。在模拟通道选通地址锁存之后，由START的正脉冲启动转换。脉冲上升沿使所有内部寄存器清零，下降沿使A/D转换开始。
EOC：转换结束信号。在转换进行时，EOC为低电平，当转换结束，资料锁存到输出缓冲器后，EOC变为高电平。
OE：输出允许信号。当高电平时，打开三态输出缓冲器，把资料送到数据总线上，供CPU读取 。
ADC芯片的选取涉及以下两个参数，ADC的位宽和ADC的转换速率。根据题目要求，应该根据垂直分辨率来选取位宽，根据扫描速度选择采样频率。根据题目要求垂直分辨率为8级/div ，垂直刻度为8div，即要分为64级(N=8*8)，因此可选用8位A/D。
又由于水平分辨率为8点/div，所以对应于二档扫描速度0.6ms/div、1.2ms/div的采样速度应分别是14KHZ和7KHZ分析如下 ：
设扫描速度为Xs/div，要求水平分辨率为8点/div，所以每点的取样时间间隔为X/8s。即取样信号的频率为8/X HZ。因此，当要求二档扫描速度分别为0.6ms/div，1.2ms/div时，相应的二档采样频率应分别是14KHZ，7KHZ。
综合以上要求，可以选用8位ADC0809，该芯片最高的时钟频率为1280KHz，典型
第 21 页 共 36页
┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 装 ┊ ┊ ┊ ┊ ┊ 订 ┊ ┊ ┊ ┊ ┊ 线 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 装 ┊ ┊ ┊
长 春 大 学 毕业设计（论文）纸
时钟频率为640KHz，每一通道的转换时间约为100us，其最高采样频率为10Ksps。输入模拟信号为单极性，电压范围是0—5V，若信号太小，必须进行放大；输入的模拟量在转换过程中应该保持不变，如若模拟量变化太快，则需在输入前增加采样保持电路。
3.3.2AD转换电路的硬件设计
ADC0809通过引脚IN0～IN7可输入8路模拟输入电压。ALE将3位地址信号ADDA，ADDB，ADDC进行锁存，然后经3-8译码选通8路中的1路进行A/D转换。相关引脚功能已在第二章中详细描述过。START和EOC分别为启动信号和变换结束信号，EOC还可以作申请中断或供查询。
单片机的地址线通过译码器输出端作为ADC0809的片选信号。地址线ADDA，ADDB，ADDC分别接到数据总线的低3位上。ADC0809的8位数据输出直接与系统数据总线连接。
ADC0809的时钟频率为640KHz，转换时间为100μs。由于微机的时钟频率为11.0592MHz，因此，系统时钟必须经四分频后接到ADC0809芯片的CLOCK（要求频率在10KHz—1MHz，典型值为640KHz）引脚上。其时钟频率的计算如下： fosc=11.0592MHz
fALE=1/6*fosc=1.84326MHz
fclk=1/4*fALE=460.8KHz≈500KHz
图3-11转换电路
当A/D转换结束后，ADC0809将输出一个转换结束信号EOC，通知单片机读取转
第 22 页 共 36页