发布时间 : 星期日 文章数字电子技术（主编 - 王秀敏）机械工程出版社更新完毕开始阅读d4a9dae4aeaad1f346933f81
A11Y1B1图A5.3
Y2Y3
[题5.6]试用74LS283实现8421码转换成余３码的电路。 解：（１）列真值表，并写出输出逻辑函数式 由8421码转换成余３码的真值表入表A5.8所示。
表A5.8
8421 A 0 0 0 0 0 0 0 0 1 1 B 0 0 0 0 1 1 1 1 0 0 C 0 0 1 1 0 0 1 1 0 0 D 0 1 0 1 0 1 0 1 0 1 于３码 Y3 Y2 Y1 Y0 0 0 0 0 0 1 1 1 1 1 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 要想将0000变成0011，必须是0000+0011=0011，因此，余3码＝8421码+0011。 （２）画出逻辑图，用74LS283四位二进制加法器实现，令则Y3Y2Y1Y0就为余３码。其逻辑图如图A5.4所示。
A3A2A1A0?ABCD,B3B2B1B0?0011，
Y3Y2Y1Y0F3C4F2F1F0C074LS283A3A2A1A0B3B2B1B0ABCD00图A5.4
37
11
[题5.7] 使用一片7485和一片74283设计一个电路，将5421BCD码(ABCD)转换成余3码（abcd），不允许另加器件。
解:
分析两种码型的特点，可知5421BCD和余3码的后5个码完全相同，前5个码对应的二进制数相差3.因此电路应首先判断输入5421BCD码是否比5小，若满足则将该值进行加3操作得到余3码，否则直接输出为余3码。
首先设计判断电路，只要输入5421码是0~4之间的任何码，则输出为1.为了不增加任何器件，可将
7485的A1A2A3A4送5421BCD码， B4B3B2B1送入0101到1000中任何一个二进制数，将FA ABCD0101000A3A2A1A0IA>BIA=BIA 图A5.5 [题5.8] 某学校有三个实验室，每个实验室各需2kW电力。这三个实验室由两台发电机组供电，一台是2kW，另一台是4kW。三个实验室有时可能不同时工作，试设计一逻辑 电路，使资源合理分配。 解：（1）分析题意 设输入变量为A、B、C表示三个实验室，工作为1，不工作为0； 设输出变量为 X、Y，分别表示2kW，4kW的发电机，启动为1，不启动为0。 （2）列真值表 分析过程可列出真值表如表A5.9所示。 表A5.9 A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 （3）画卡诺图 X Y 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 1 1 1 38 由真值表画出卡诺图，如图图A5.6所示。 BCA010001011011011010ABC000100011011111001 图A5.6 题5.8的卡诺图 （4）逻辑表达式 将图A3-6-1（a）的卡诺图化简得 ??X??(1,2,4,7)?A?B?C ???Y??(3,5,6,7)?AB?BC?AC（5）画逻辑电路图 由逻辑表达式可画出逻辑图，如图A5.7所示。 =1ABC&&&ABBCAC=1X&Y 图A5.7 题5.8的逻辑图 [题5.9] 用全加器实现4位8421BCD码 解： 用全加器实现4位8421BCD码相加时，其和是二进制码。当和数小于等于9时，8421BCD码与二进制码相同。但当和数大于9时，8421BCD码产生进位（逢十进一），所以用二进制全加器对两个8421BCD码相加后，需要将二进制表示的和数转换成8421BCD码。转换原理：4位二进制数是逢十六进一，4位BCD码是逢十进一，所以当二进制数表示的和数大于9时，就应加6实现逢十进一，而小于等于9不加6，电路如图A5.8所示。 39 A3A2A1A0B3B2B1B0A3A2A1A074283B3B2B1B0C0C4?1F3F2F1F0A3A2A1A0FA>BA3A2C4A1F3A0F2C0F1B3B274283F0B1B0CS3S2S1S07485FA=B1001FA 图A5.8 [题5.10]利用两片8线—3线优先编码器74LS148集成电路构成的逻辑图如图P5.5所示。 （1） 试分析电路所实现的逻辑功能。 （2） 指出当输入端处于下述几种情况时，电路的输出代码D3D2D1D0。 1 当输入端为I为0，其余各端均为1时。 ○52 当输入I为0，其余各端均为1时。 ○113 当输入端I和I为0，其余各端均为1时。 ○110（3） 试说明当输入I0 ~I15均为高电平1时和I0?0而其余各端为高电平1时，电路输出状态的区别。 40