发布时间 : 星期日 文章计算机组成原理考试试题更新完毕开始阅读d6549e244b35eefdc8d33383
2.异步通信
允许各模板速度的不一致性，给设计者充分的灵活性和选择余地，没有公共的时钟标准，不要求所有部件严格统一操作时间，而是采用应答方式，即当主模块发出请求信号时，一直等待从模板反馈回来“响应”信号后，才开始通信。
3.半同步通信
半同步通信既保留了同步通信的基本特点，如所有的地址、命令、数据信号的发出时间，都严格参照系统时钟的某个前沿开始，而接收方都采用系统时钟后沿时刻来进行判断识别；同时又像异步通信那样，允许不同速度的模板和谐地工作。 4.分离式通信
（1）各模块欲占用总线使用权都必须提出申请
（2）在得到总线使用权后，主模块在限定的时间内向对方传送信息，采用同步方式传送，不再等待对方回答信号。
（3）各模块在准备数据的过程中都不占用总线，使总线可接受其他模块的请求。
（4）总线被占用时都在做有效工作，或者通过它发送命令，或者通过它传送数据，不存在空闲等待时间，允许地利用了总线的有效占用，从而实现了总线在多个主、从模块间进行信息交叉重叠并行式传送，这对大型计算机系统是极为重要的。 6．以I/O设备的中断处理过程为例，说明一次程序中断的全过程。
7．完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。
（1）申请分配阶段：由需要使用总线的主模块（或从设备）提出申请，经总线仲裁机构决定下一传输周期的总线使用权授于某一申请者。
（2）寻址阶段：取得了使用权的主模块通过总线发出本次要访问的从模块（或从设备）的地址及有关命令，启动参与本次传输的从模块。
（3）传数阶段：主模块和从模块进行数据交换，数据由源模块发出，经数据总线流入目的模块。
（4）结束阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权。
8．除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6种以上（含6种）提高整机速度的措施。
答：针对存储器，采用高速芯片
针对存储器，可以采用Cache-主存层次的设计和管理提高整机的速度； 针对存储器，可以采用多体并行结构提高整机的速度；
针对控制器，可以通过指令流水设计技术提高整机的速度；
针对控制器，可以通过超标量设计技术提高整机的速度；
针对运算器，可以对运算方法加以改进，如两位乘，或用快速进位链； 针对I/O 系统，可以运用DMA 技术不中断现行程序，提高CPU 的效率。 9．CPU包括哪几个工作周期？每个工作周期的作用是什么。 取指周期是为了取指令 间址周期是为了取有效地址 执行周期是为了取操作数 中断周期是为了保存程序断点 10．什么是指令周期、机器周期和时钟周期？三者有何关系?
指令周期：CPU每取出并执行一条指令所需的全部时间称指令周期，也即CPU完成一条指令的时间。
在计算机中，为了便于管理，常把一条指令的执行过程划分为若干个阶段，每一阶段完成一项工作。例如，取指令、存储器读、存储器写等，这每一项工作称为一个基本操作。完成一个基本操作所需要的时间称为机器周期。
时钟周期：CPU的晶振的工作频率的倒数
指令周期是执行一条指令所需要的时间，一般由若干个机器周期组成
11.程序查询方式和程序中断方式都要由程序实现外围设备的输入/输出，它们有何不同？
答：程序查询方式是用户在程序中安排一段输入输出程序，它由I/O 指令、测试指令和转移指令等组成。CPU 一旦启动I/O 后，就进入这段程序，时刻查询I/O 准备的情况，若未准备就绪就踏步等待；若准备就绪就实现传送。在输入输出的全部过程中，CPU 停止自身的操作。
程序中断方式虽也要用程序实现外部设备的输入、输出，但它只是以中断服务程序的形式插入到用户现行程序中。即CPU 启动I/O 后，继续自身的工作，不必查询I/O 的状态。而I/O 被启动后，便进入自身的准备阶段，当其准备就绪时，向CPU 提出中断请求，此时若满足条件，CPU 暂停现行程序，转入该设备的中断服务程序，在服务程序中实现数据的传送。
12．什么是计算机的主频，主频和机器周期有什么关系？
一台机器时钟信号的频率即为主频，主频的倒数称作时钟周期，机器周期内包含若干个时钟周期
13. 冯·诺依曼计算机的特点是什么？
（1）计算机由运算器、存储器、控制器、输入设备和输出设备五大部分组成。 （2）指令和数据以同等地位存放于存储器内，并可按地址寻访。 （3）指令和数据均以二进制数表示。
（4）指令由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置。
（5）指令在存储器内按顺序存放。通常，指令是顺序执行的，在特定条件下，可根据运算结果或根据设定的条件改变执行顺序。
（6）机器以运算器为中心，输入输出设备与存储器间的数据传送通过运算器完成。 14、指令和数据都存于存储器中,计算机如何区分它们？
15、什么是总线？总线传输有何特点？为了减轻总线负载，总线上的部件应具备什么特点？ 16、说明存取周期和存取时间的区别。
存取时间又称为存储器的访问时间，是指启动一次存储操作（读或写）到完成该操作所需的全部时间。
存取周期是指存储器进行连续两次独立的存储操作所需的最小时间间隔，通常存取周期大于存取时间。
17. 什么叫刷新？为什么要刷新？说明刷新有几种方法。
刷新的过程实质上是先将原存信息读出，再由刷新放大器形成原信息并重新写入的再生过程
由于存储单元被访问是随机的，有可能某些存储单元长期得不到访问，不进行存储器的读/写操作，其存储单元内的信息将会慢慢消失，为此需要刷新。 集中刷新、分散刷新、异步刷新
18、I/O有哪些编址方式？各有何特点？ 统一编址和不统一编址
统一编址就是将I/O地址看做是存储器地址的一部分；不统一编址就是指I/O地址和存储器地址是分开的，所有对I/O设备的访问必须有专用的I/O指令。
统一编址占用存储空间，减少了主存容量，但无须专用的I/O指令。
不统一编址由于不占用主存空间，故不影响主存容量，但需设I/O专用指令。 19、在什么条件下，I/O设备可以向CPU提出中断请求？ 20、什么是中断允许触发器？它有何作用？ 21、 （1）画出主机框图（要求画到寄存器级）；
（2）若存储器容量为64K×32位，指出图中各寄存器的位数；
（3）写出组合逻辑控制器完成 STA X （X为主存地址）指令发出的全部微操作命令及节拍安排。
1）
CPU 存 C U 控制 单元 储 体 I/O ACC MQ IR ALU PC MDR X 运算器 控制器 MAR 主存储体 (2) ACC 32 MQ ALU X 32 IR MDR 32 16 PC MAR 16 32 32 32 (3)T0 PC→MAR 1→R T1 M(MAR)→MDR (PC)+1→PC T2 MDR→IR OP(IR)→ID T0 Ad(IR)→MAR 1→W
T1 AC→MDR
T2 MDR→M(MAR)
22．画出DMA方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。
以数据输入为例，具体操作如下：（4分）
① 从设备读入一个字到 DMA 的数据缓冲寄存器 BR 中，表示数据缓冲寄存器“满”（如果I/O 设备是面向字符的，则一次读入一个字节，组装成一个字）； ② 设备向DMA接口发请求（DREQ）；
③ DMA接口向CPU申请总线控制权（HRQ）；
④ CPU发回HLDA信号，表示允许将总线控制权交给DMA接口；
⑤ 将DMA 主存地址寄存器中的主存地址送地址总线；
⑥ 通知设备已被授予一个 DMA 周期（DACK），并为交换下一个字做准备； ⑦ 将DMA 数据缓冲寄存器的内容送数据总线； ⑧ 命令存储器作写操作；
⑨ 修改主存地址和字计数值；
⑩ 判断数据块是否传送结束，若未结束，则继续传送；若己结束，（字计数器溢出）， 则向CPU 申请程序中断，标志数据块传送结束。
23．已知接收到的海明码为01001011（搂按配偶原则配置），试问欲传送的信息是什么？ 24．在ＤＭＡ方式中有没有中断请求？为什么？
25．在中断系统中ＩＮＴＲ、ＩＮＴ、ＥＩＮＴ三个触发器各有什么作用？
计算题 1、已知：A =
?1116，B =
?716 求：[A+B]补、[A-B]补
1. 答：由A =-11/16=-0.1011，B =-7/16=-0.011 得 [A]补 = 1.0101，[B]补 = 1.1001 ∴ [A+B]补 = [A]补 = 1.0101
+[B]补 = 1.1001 0.1110 1 丢掉 两操作数符号均为1，结果的符号为0，故为溢出。