发布时间 : 星期日 文章计算机组成原理考研试题(七)及答案更新完毕开始阅读da9eddd8e209581b6bd97f19227916888586b95d
1.按序写出完成一条加法指令 SUB α(α为主存地址)两种控制器所发出的微操作命令及节拍安排。(8 分)
2.假设磁盘采用DMA 方式与主机交换信息，其传输速率为2MB/s，而且DMA 的预处理需1000 个时钟周期，DMA 完成传送后处理中断需500 个时钟周期。如果平均传输的数据长度为4KB，试问在硬盘工作时，50MHz 的处理器需用多少时间比率进行DMA 辅助操作(预处理和后处理)。(7 分)
七、设计题(10 分)
设CPU 共有16 根地址线，8 根数据线，并用用
作访存控制信号(低电平有效)，
作读写控制信号(高电平为读，低电平为写)。现有下列芯片及各种门电路(门电路自
定)，如图所示。画出 CPU与存储器的连接图，要求：
(1)存储芯片地址空间分配为：0～8191 为系统程序区;8192～32767 为用户程序区。
(2 )指出选用的存储芯片类型及数量;
(3)详细画出片选逻辑。
一、选择题(共20 分，每题1 分)
1.C 2.C 3.C 4.A 5.C 6.A 7.B
8.A 9.A 10.B 11.C 12.C 13.B 14.B
15.B 16.B 17.C 18.C 19.A 20.B
二、填空题(共20 分，每空1 分)
1.A.程序查询方式 B.中断方式 C.程序查询方式
2.A.1600 B.1700
3.A.操作数的地址 B.累加器
4.A.1,111;0.11……1 (15 个1)
B.
C.0,000;1.01……1 (14 个1)
D.
5.A.不互锁 B.半互锁 C.全互锁
6.A.归零制 B.不归零制
C.不论记录的代码是0 或1，在记录下一个信息之前，记录电流要恢复到零电流
D.磁头线圈中始终有电流
7.A.微程序 B.41 个微程序。
三、名词解释(20 分)
1.答：CMDR 是控存数据寄存器，用来存放从控存读出的微指令;顺序逻辑是用来控制微指令序列的，具体就是控制形成下一条微指令(即后继微指令)的地址，其输入与微地址形成部件(与指令寄存器相连)、微指令的下地址字段以及外来的标志有关。
2.答：总线判优就是当总线上各个主设备同时要求占用总线时，通过总线控制器，按一定的优先等级顺序确定某个主设备可以占用总线。
3.答：所谓并行包含同时性和并发性两个方面。前者是指两个或多个事件在同一时刻发生，后者是指两个或多个事件在同一时间段发生。也就是说，在同一时刻或同一时间段内完成两种或两种以上性质相同或不同的功能，只要在时间上互相重叠，就存在并行性。
4.答：进位链是传递进位的逻辑电路。
5.答：间址需通过访存(若是多次间址还需多次访存)得到有效地址。
四、计算题 (共5 分)
答：根据机器A 的主频为8MHz，得时钟周期为 = 0.125μs
(1)机器周期= 0.125×4 = 0.5μs
(2)平均指令执行时间是 = 2.5μs
(3)每个指令周期含 = 5 个机器周期
(4 )在机器周期所含时钟周期数相同的前提下，两机平均指令执行速度与它们的主频有
关，即
则B 机的平均指令执行速度= 五、简答题(共20 分)
= 0.6MIPS
1.(6 分)答：
(1)直接由微指令的下地址字段指出。
(2)根据机器指令的操作码形成。
(3)增量计数器法。
(4 )根据各种标志决定微指令分支转移的地址。
(5)通过测试网络形成。
(6)由硬件产生微程序入口地址。
2.(4 分)答：一台机器时钟信号的频率即为主频，主频的倒数称作时钟周期，机器周期内包含若干个时钟周期。
3.(5 分)答：(每写对一个屏蔽字1 分)
设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：