发布时间 : 星期一 文章数字系统设计与Verilog HDL课后习题更新完毕开始阅读defec8c603020740be1e650e52ea551811a6c9f5
习题1
1.1现代EDA技术的特点有哪些？ 1.2什么是Top-down设计方式？
1.3数字系统的实现方式有哪些？各有什么优缺点？
1.4什么是IP复用技术？ IP核对EDA技术的应用和发展有什么意义? 1.5用硬件描述语言设计数字电路的优势是什么？ 1.6结合自己的使用情况谈谈对EDA工具的认识。
1.7基于FPGA/CPLD的数字系统设计流程包括哪些步骤？ 1.8什么是综合？常用的综合工具有哪些？ 1.9功能仿真与时序仿真有什么区别？ 1.10 FPGA与ASIC在概念上有什么区别？
习题2
2.1 PLA和PAL在结构上有什么区别？
2.2说明GAL的OLMC有什么特点，它怎样实现可编程组合电路和时序电路？ 2.3简述基于乘积项的可编程逻辑器件的结构特点。 2.4基于查找表的可编程逻辑结构的原理是什么？ 2.5基于乘积项和基于查找表的结构各有什么优点？
2.6 CPLD和FPGA在结构上有什么明显的区别？各有什么特点？ 2.7 FPGA器件中的存储器块有何作用？
2.8 Altera的MAX II器件是属于CPLD还是FPGA，请查阅有关资料并进行分析。 2.9边界扫描技术有什么优点？ 2.10说说JTAG接口都有哪些功能。
2.11 FPGA/CPLD器件未来的发展趋势有哪些？
习题4
4.1 用Verilog设计一个8位加法器，进行综合和仿真，查看综合和仿真结果。
4.2 用Verilog设计一个8位二进制加法计数器，带异步复位端口，进行综合和仿真，查看综合和仿真结果。
4.3用Verilog设计一个模60的BCD码计数器，进行综合和仿真，查看综合和仿真结果。
习题6
6.1阻塞赋值和非阻塞赋值有什么本质的区别？ 6.2用持续赋值语句描述一个4选1数据选择器。
6.3用行为语句设计一个8位计数器，每次在时钟的上升沿，计数器加1,当计数器溢出时，自动 从零开始重新计数。计数器有同步复位端。 6.4设计一个4位移位寄存器。
6.5 initial语句与always语句的关键区别是什么？ 6.6分别用任务和函数描述一个4选1多路选择器。 6.7总结任务和函数的区别。
6.8在Verilog中，哪些操作是并发执行的，哪些操作是顺序执行的？ 6.9试编写求补码的Verilog程序，输入是带符号的8位二进制数。 6.10 试编写两个4位二进制数相减的Verilog程序。
6.11有一个比较电路，当输入的一位8421 BCD码大于4时，输出为1,否则为0,试编写出Verilog 程序.
6.12用Verilog设计一个类似74138的译码器电路，用Synplify软件对设计文件进行综合，观察RTL 级综合视图和门级综合视图。
6.13用Verilog设计一个功能类似74161的电路，用Synplify软件对设计文件进行综合，观察RTL级综合视图和门级综合视图。
6.14 Verilog设计一个8位加法器，进行综合和仿真。 6.15 Verilog设计一个8位计数器，进行综合和仿真。
习题7
7.1 Verilog支持哪几种描述方式？各有什么特点？
7.2分别用结构描述和行为描述方式设计一个基本的D触发器，在此基础上，采用结构描述的方式,用8个D触发器构成一个8位移位寄存器。
7.3分别用结构描述和行为描述方式设计一个JK触发器，并进行综合。 7.4试编写同步模5计数器程序，有进位输出和异步复位端。 7.5编写4位串并转换程序。 7.6编写4位并串转换程序。 7.7编写4位除法电路程序。
7.8用Verilog编写一个将带符号二进制数的8位原码转换成8位补码的电路，并基于Quartus II软件进行综合和仿真。
7.9编写一个8路彩灯控制程序，要求彩灯有以下3种演示花型。 (1)8路彩灯同时亮灭；
(2)从左至右逐个亮(每次只有1路亮)；
(3)8路彩灯每次4路灯亮，4路灯灭，且亮灭相间，交替亮灭。
习题8
8.1设计1个“111”串行数据检测器。要求是：当检测到连续3个或3个以上的“1”时输出为1，其他输入情况下输出为0。
8.2设计一个“1001”串行数据检测器。其输入、输出如下所示： 输入 X： 000 101 010010011 101 001 110 101 输出 z： 000 000 000 010 010 000 001 000 000
8.3编写一个8路彩灯控制程序，要求彩灯有以下3种演示花型。 (1)8路彩灯同时亮灭；
(2)从左至右逐个亮(每次只有1路亮)；
(3)8路彩灯每次4路灯亮，4路灯灭，且亮灭相间，交替亮灭。 在演示过程中，只有当一种花型演示完毕才能转向其他演示花型。
8.4用状态机设计交通灯控制器，设计要求：A路和B路，每路都有红、黄、绿三种灯，持续时间 为：红灯45 s,黄灯5 s,绿灯40 s。A路和B路灯的状态转换是： (1)A红，B绿(持续时间40s)； (2)A红，B黄(持续时间5s)； (3)A绿，B红(持续时间40S)； (4)A黄，B红(持续时间5s)。
习题10
10.1阻塞赋值与非阻塞赋值有什么本质的区别，在使用中应注意哪些方面，结合自己的设计实践进行总结。
10.2流水线设计技术为什么能提高数字系统的工作频率？
10.3设计一个加法器，实现sum=a0+al+a2+a3, a0、 al、 a2、a3宽度都是8位。如用下面两种方法实现，哪种方法更好一些？
(1)sum=((a0+a1)+a2)+a3 (2)sum=(a0+a1)+(a2+a3)
10.4用流水线技术对上题中的sum=((a0+al)+a2)+a3的实现方式进行优化，对比最高工作频。
10.5在FPGA设计开发中，还有哪些方法可提高设计性能？
习题11
11.1什么是仿真?常用的Verilog HDL仿真器有哪些? 11.2写出1位全加器本位和(SUM)的UDP描述。 11.3写出4选1多路选择器的UDP描述。
11.4 `timescale指令的作用是什么?举例说明。 11.5编写一个4位的比较器，并对其进行测试。 11,6编写一个时钟波形产生器，产生正脉冲宽度为15 ns、负脉冲宽度为10 ns的时钟波形。 11.7编写一个测试程序,对D触发器的逻辑功能进行测试。
习题12
12.1了解所使用综合器对Verilog-2001语法结构的支持情况，用Verilog-2001语法结构编写模块并综合。
12.2掌握索引的向量部分选择方式，并举例说明这样做的好处。
12.3掌握常数函数的使用方法，设计一个RAM模块，要求RAM的总存储量为4096bit,可根据数据线的宽度确定地址线的宽度。
12.4比较模块实例化时的隐式和显式参数传递方式，并举例说明两种方式的不同点。 12.5了解Verilog—2001标准新增系统任务和系统函数的使用方法，编写测试文件。 12.6了解所使用综合器对属性的支持情况，设计一个地址线为8 bit,数据线为4 bit的ROM,并分别以组合逻辑形式和ROM形式进行综合，比较资源耗用情况。
习题13
]3.1设计一个基于直接数字式频率合成器（DDS）结构的数字相移信号发生器。 13.2用Verilog设计并实现一个31阶的FIR滤波器。 13.3用Verilog设计实现一个64点的FFT运算模块。
13.4某通信接收机的同步信号为巴克码1110010设计一个检测器，其输入为串行码x，当检测到巴 克码时，输出检测结果y=1。
13.5用FPGA实现步进电机的驱动和细分控制，首先实现用FPGA对步进电机转角进行细分控制， 然后实现对步进电机的匀加速和匀减速控制。 13 .6用FPGA设计实现一个语音编码模块，对经A/D采样（采样频率为8 kHz,每个样点8 bit量化编码）得到的64 kb/s数字语音信号进行压缩编码，将语音速率压缩至16kb/s，编码算法采用CVSD调制算法，编写Verilog源代码，用FPGA实现该编码算法。