发布时间 : 星期一 文章基于RFID的门禁控制系统研究设计（刘珊）更新完毕开始阅读e73887a5284ac850ac024206
湖南人文科技学院毕业论文（设计）
部滤波电路。本设计使用内部产生的VMID电位作为RX管脚的输入电位。为减少扰动，需用电容将VMID接地。读卡器的接收部分需要在RX和VMID管脚间增加一个分压器。此外，应当在天线线圈和电压驱动之间使用串联电容。就是使用接收电路，它由R1、R2、C3、C4和L0组成。L0与C0起到了滤波作用，其值由表4-1给出[12][13]。本设计采用的是13.5MHz的射频卡，接收到的信号除了工作的频率以外还会有高次谐波，因此要采用低通滤波器来达到EMC的要求。 4.1.3 直接匹配电路的阻抗匹配
天线电感和电容的实际值由不同的参数决定：
天线结构PCB的类型；导体的厚度；线圈之间的距离；屏蔽层；附近环境的金属和铁，由于有这些影响Cp的值要在实际的设计中优化。
在设计直接匹配天线的匹配电路时，电容Cs和Cp的值由天线本身和环境影响来决定。为了将天线调谐到最优，必须遵循对直接匹配天线的调谐过程，初始值取决于天线的自感系数。
4.2 RS485通讯模块设计
读卡器在门禁系统中一般距离PC管理机比较远，而RS232只能用于短距离通信，长距离一般采用RS485串行通信芯片。开始从机处于监听状态，等待PC机得呼叫。当PC机向网上发出某一从机的地址时，从机接收到该地址并与自己的地址相比较，如果相符说明PC机在呼叫自己，应发出应答信号，表示接收后面的命令和数据。若不是呼叫自己则不予理睬，继续保持监听状态。PC机收到从机的应答后，则开始一次通信，通信完毕，继续处于监听状态等待呼叫。由于PC机只有RS232通讯接口，因此必须经过RS232/RS485转换器转换信号，将PC串行口RS232信号转换成RS485信号，PC机才能同门禁系统通信。RS232/RS485转换器原理见图4-2。
TXDRXDMAX232PS2501MAX485PS2501BA图4-2 RS232/RS485转换器原理图 PC机的串口通讯接口经过SP232芯片变成TTL电平，然后使用SP485R将TTL电平变成RS485电平。在SP232和SP485之间采用了高速光电隔离器PS2501以提高抗干
20
湖南人文科技学院毕业论文（设计）
扰能力。SP485R是低功耗、半双工RS485收发器，它包含1个发送器和1个接收器。SP485R芯片与单片机的接口原理图见图4-3。
在电路设计时，注意A和B端要接一个终端电阻，本系统接的是120欧姆。SP485R芯片有8个引脚，其中需要一个I/O口（本系统采用P3.4）来控制SP485R的发送数据。当该I/O口为‘1’时，SP485R能发送数据，当为‘0’时，SP485R处于监听状态，只能接收数据。
RXDA R0SP485RDIB/RE、DEPS2501TXDPS2501PS2501P3.4(接反向器)AT89C52图4-3 SP485R芯片与单片机的接口原理图
4.3 看门狗模块
对X5045的操作是通过4根口线CS、SCK、SI和SO进行同步串行通信来完成的。SCK是外部输入的同步时钟信号。在对芯片定改指令或数据时，时钟前沿将SI引脚信号输入；在读取数据时，时钟后沿将数据位输出到SO引脚上。数据的输入/输出都是高位在先。芯片内部共有6条指令，如下所介绍：
（1）WREN和WRDI是写使能开关的开/关指令。它们都是单字节指令。 （2）RDSR和WRSR是状态寄存器的读/写指令。在从SI输入指令后，RDSR的执行结果，即状态寄存器内容须从SO读出；而WRSR需要紧接着输入修改数据。
（3）READ和WRITE是存储单元的读/写指令。输入指令后（指令码第三代表存储单元地址的最高位），接着输入低八位地址，最后就可以连续读出或写入数据。其中，读指针和写指针的工作方式完全不同，读指针的全部8位用来计数，0FFH溢出后变成00H；写指针只用最低两位计数，XXXXXX11B溢出后变成XXXX XX00B，所以连续写的实际结果是在4个单元中反复写入。另外，由于E2PROM的写入时间长，所以在连续两条写指令之间应读取WIP状态，只有内部写周期结束时才可输入下一条写指令。
AT89C52内部没有SPI硬件接口，因此本系统利用了单片机的4根引脚和软件模拟读写时序的方式与X5045通信。
21
湖南人文科技学院毕业论文（设计）
4.4 E2PROM存储器的硬件设计
读卡器在网络上具有一定的独立性，平时读卡器独立工作，将刷卡记录存入读卡器的存储器中，PC管理机每隔一定时间轮询各读卡器，向读卡器发出请求，这时候读卡器才将所存的数据一次性传送给PC机。PC机轮询读卡器的时间间隔越长要求读卡器的存储器容量越大，单位管理的人员越多，平均单位刷卡次数越多要求存储器越大。存储器有并行存储器和串行存储器之分，并行存储器存储容量大，数据传送速度快，但芯片体积大、管脚多，需要占用CPU大量的I/O脚，外部扩展复杂。串行存储器体积小，与CPU接口简单，一般只要占用CPU的2-3根I/O口线。我们选用串行存储器。串行典型的有美国ATMEI公司AT24CXX系列及AT93CXX系列，其他公司，如Microchip、国家半导体公司等都有这些系列的E2PROM产品。现在AT24CXX系列用得较多，有AT24C0lA/02/04/08/16，它们存储容量分别是1024/2048/4096/8192/16384位，用在低电压、低功耗产品设计。有多种电压级别，包括5V，2.7V，2.5V，1.8V等4种。但存储容量太小，用于存放系统参数比较适合。我们选用AT24C64，它与更高容量的存储器（如AT24C128/256）兼容，更换方便。AT24C64是2线制串行E2PROM存储器，支持I2C总线数据传输协议，8KB存储容量，只用两根线与CPU构成串行接口。AT24C64与CPU的接口电路见图4-4。
VCCVCCR110KP2.1P2.2R210K8VDD A0761234WP A1SCL A2SDA GND5
图4-4 AT24C64与CPU的接口电路
AT24C64与CPU连接的2根线是： ① SCL接CPU的P2.1，同步时钟输入。
② SDA接CPU的P2.2，串行数据输入输出。这两根线必须接上拉电阻。AT24C64另外几根线。
22
湖南人文科技学院毕业论文（设计）
③ WP接地，写保护脚，WP=0芯片允许读写操作。 ④ A0,A1,A2接地，芯片地址引脚，都要接固定电平。 4.4.1 E2PROM存储器的接口
存储器AT24C64为8引脚DIP封装，管脚的含义：
(1)A0到A2是地址输入线，为硬连线，通过这个地址CPU最多可寻址8个AT24C64,8个芯片都有固定的地址，分别对应A0，A l，A 2为000到111，我们用A0A1A2=000。
(2)SDA是双向串行数据/地址脚，用于数据的发送和接收，SDA是一个开漏输出管脚，可与其它开漏输出或集电极开路输出进行线或（Wire-OR）。
(3)SCL是串行时钟输入线，用于产生串行数据发送或接收的时钟。 (4)WP是写保护线，接到VCC为存储器写保护，接地为允许读写操作。 4.4.2 I2C总线协议
I2C（Intel-Integrated Circuit）总线是Philips公司推出的串行总线标准（为二进制）。总线上扩展的外围器件及外设接口通过总线寻址，是具备总线仲裁和高低速设备同步等功能的高性能多主机总线。其组成系统结构简单，无需专门的母板和插座，直接用导线连接设备，通信时无须片选信号，且具有这种总线的器件的价格比较便宜。系统中所有器件通过两根线（数据线SDA、时钟线SCL）可以完成总线上主机与器件的全双工同步数据传送，并通过总线识别（即寻址）。
(1)总线空闲状态：SDA和SCL两线都保持高电平。
(2)开始信号：SCL保持高电平的状态下，SDA出现下降沿。出现开始信号以后，总线被认为“忙。”
(3)停止信号：SCL保持高电平的状态下，SDA出现上升沿。停止信号以后，总线被认为“空闲”。
(4)总线忙：在数据传送开始后，SCL为高电平的时候，SDA的数据必须保持稳定，只有当SCL为低电平的时候，才允许SDA上的数据改变。
I2C总线在传送数据过程中总共有三种类型信号：开始信号、停止信号和应答信号。应答信号：接受数据的器件在接收到8位数据后，向发送数据的器件发出特定的低电平脉冲，表示已收到数据。CPU向受控单元发出一个信号后，等待受控单元发出一个应答信号，CPU接收到应答信号后，根据实际情况作出是否继续传送信号的判断。若未收到
23