发布时间 : 星期二 文章电气信息类面试题更新完毕开始阅读f145d0f27c1cfad6195fa7b7
SSRAM：Synchronous Static Random Access Memory同步静态随机访问存储器。它的一种类型的SRAM。SSRAM的所有访问都在时钟的上升/下降沿启动。地址、数据输入和其它控制信号均于时钟信号相关。这一点与异步SRAM不同，异步SRAM的访问独立于时钟，数据输入和输出都由地址的变化控制。
SDRAM：Synchronous DRAM同步动态随机存储器 32. 给出单管DRAM的原理图 答
33. 半导体工艺中，掺杂有哪几种方式？ 答
34. 什么叫窄沟效应? 答
第三部分数字电子部分
1. 什么叫窄沟效应
答：
2. 同步电路和异步电路的区别是什么？
答：同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。
异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。
3. 什么是同步逻辑和异步逻辑？
答：同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。
4. 什么叫窄沟效应
答：
5. TTL 电路和 CMOS 电路是数字电子电路中最常用的，试说出 TTL 电路和 CMOS 电路主要特
点及常用系列型号。
答：CMOS是Complementary Metal Oxide Semiconductor（互补金属氧化物半导体）的缩写。(PMOS管和NMOS管)共同构成的互补型MOS集成电路制造工艺，它的特点是（1）具有非常低的静态功耗。在电源电压VCC=5V时，中规模集成电路的静态功耗小于100mW。（2）具有非常高的输入阻抗。正常工作的CMOS集成电路，其输入保护二极管处于反偏状态，直流输入阻抗大于100MΩ。（3）宽的电源电压范围。CMOS集成电路标准4000B/4500B系列产品的电源电压为3～18V。（4）扇出能力强。在低频工作时，一个输出端可驱动CMOS器件50个以上输入端。（5）抗干扰能力强。CMOS集成电路的电压噪声容限可达电源电压值的45%，且高电平和低电平的噪声容限值基本相等。（6）逻辑摆幅大。CMOS电路在空载时，输出高电平VOH≥VCC-0.05V，输出低电平V0L≤0.05V。
主要系列有：标准型4000B/4500B系列，2．74HC –系列，74AC –系列
TTL全称Transistor-Transistor Logic,即BJT-BJT逻辑门电路，是数字电子技术中常用的一种逻辑门
电路，应用较早，技术已比较成熟。TTL主要有BJT（Bipolar Junction Transistor 即双极结型晶体管，晶体三极管）和电阻构成，具有速度快的特点。最早的TTL门电路是74系列，后来出现了74H系列，74L系列，74LS,74AS,74ALS等系列。但是由于TTL功耗大等缺点，正逐渐被CMOS电路取代。
6. 你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？
答：常用逻辑电平：12V，5V，3.3V；TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS
需要在输出端口加一上拉电阻接到5V或者12V。
7. DAC和ADC的实现各有哪些方法？
答：ADC模拟信号转换为数字信号,一般分为四个步骤进行,即取样、保持、量化和编码。前两个步骤在取样-保持电路中完成,后两步骤则在ADC中完成。常用的ADC有积分型、逐次逼近型、并行比较型/串并行型、Σ -Δ调制型、电容阵列逐次比较型及压频变换型
DAC的内部电路构成无太大差异,一般按输出是电流还是电压、能否作乘法运算等进行分类。大多数DAC由电阻阵列和n个电流开关(或电压开关)构成。按数字输入值切换开关,产生比例于输入的电流(或电压) 。此外,也有为了改善精度而把恒流源放入器件内部的。DAC分为电压型和电流型两大类,电压型DAC有权电阻网络、T型电阻网络和树形开关网络等;电流型DAC有权电流型电阻网络和倒T型电阻网络等。
8. A/D电路组成、工作原理
答：
9. 什么是\线与\逻辑，要实现它，在硬件特性上有什么具体要求？
答：将两个门电路的输出端并联以实现与逻辑的功能成为线与。 在硬件上，要用OC门来实现，同时在输出端口加一个上拉电阻。 由于不用OC门可能使灌电流过大，而烧坏逻辑门。
10. 解释setup和hold time violation，画图说明，并说明解决办法。
答：Setup/hold time是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。
保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time不够，数据同样不能被打入触发器。
建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。
11. 什么是竞争与冒险现象？怎样判断？如何消除？
答：在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。
产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。 解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。
12. 化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和 答
13. 为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？ 答
14. 用mos管搭出一个二输入与非门。 答
15. 用一个二选一mux和一个inv实现异或。 答
16. 画出Y=A*B+C的cmos电路图。 答
17. 用逻辑们和cmos电路实现ab+cd。 答
18. 画出CMOS电路的晶体管级电路图，实现Y=A*B+C(D+E)。 答
19. 利用4选1实现F(x,y,z)=xz+yz’。 答
20. 用与非门等设计全加法器。 答
21. 用传输门和倒向器搭一个边沿触发器。 答
22. 用逻辑们画出D触发器。 答
23. 画出一种CMOS的D锁存器的电路图和版图。 答
24. D触发器和D锁存器的区别。 答
25. 请画出用D触发器实现2倍分频的逻辑电路？用D触发器、与或非门组成二分频电路？ 答
26. 用你熟悉的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢？ 答
27. 数字电路设计当然必问Verilog/VHDL，如设计计数器。 答
28. 可编程逻辑器件在现代电子设计中越来越重要，请问：a) 你所知道的可编程逻辑器件
有哪些？ b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。