发布时间 : 星期日 文章计算机组成原理(白中英)本科生试题库整理附答案更新完毕开始阅读f3f77b3b7c21af45b307e87101f69e314232fa52
一、选择题
1 从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于（ A
并行
B 冯· 诺依曼
C 智能
A）。
D -(2
30
B）计算机。 D 串行
+1)
2 某机字长 32 位，其中 1 位表示符号位。若用定点整数表示，则最小负整数为（
31-1) B -(2 30-1) C -(2 31+1) A -(2 3 以下有关运算器的描述，（ A A A A
只做加法运算 读写存储器 cache- 主存 栈顶和次栈顶 4 EEPROM是指（ D ）
B 只读存储器 B 主存-辅存
D ）
B 两个主存单元
C 闪速存储器 C cache- 辅存
C ）是正确的。 B 只做算术运算
C 算术运算与逻辑运算 D 只做逻辑运算
D 电擦除可编程只读存储器 D 通用寄存器 -cache D 两个通用寄存器
5 常用的虚拟存储系统由（ B ）两级存储器组成，其中辅存是大容量的磁表面存储器。 6 RISC 访内指令中，操作数的物理位置一般安排在（
C 一个主存单元和一个通用
寄存器
7 当前的 CPU由（B ）组成。 A
控制器
B 控制器、运算器、 cache
C 运算器、主存
D 控制器、 ALU、主存
8 流水 CPU是由一系列叫做“段”的处理部件组成。
（A ）。 A A A A
具备同等水平 独立请求 地址寄存器 单总线
B 不具备同等水平 B 计数器定时查询
C
）。
C 程序计数器 C 三总线
D 指令寄存器 D 多总线
B 指令计数器
A ）系统工作效率最低。 B 双总线
9 在集中式总线仲裁中，（ A ）方式响应时间最快。
C 菊花链
D 分布式仲裁
10 CPU中跟踪指令后继地址的寄存器是（ 11 从信息流的传输速度来看，（
和具备 m个并行部件的 CPU相比，一个 m段流水 CPU的吞吐能力是
C 小于前者
D 大于前者
12 单级中断系统中， CPU一旦响应中断，立即关闭（ C ）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中 断进行干扰。 A A
中断允许
设置定时器的初值
B 中断请求
B ）。
C 开定时器中断
D 关中断
B 从用户模式切换到管理员
模式
14 冯· 诺依曼机工作的基本方式的特点是（ A A A
多指令流单数据流 原码
原码运算的二进制减法 器
17 某计算机字长 32 位，其存储容量为 256MB，若按单字编址，它的寻址范围是（ A A
0—64MB
解决 CPU和主存之间的 速度匹配问题
B 0—32MB
）。
C 扩大 CPU中通用寄存器的 数量
大 CPU 中通用寄存器的数 量
19 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（ A A
堆栈寻址方式
C ）。
B 只适用于外围设备控制的
方式
CD
）。
C PCI 设备一定是主设备
D 系统中只允许有一条
PCI
B PCI 总线的基本传输机制
C 由统一时序信号控制的方 式
D 所有指令执行时间都相同 的方式
只适用于 CPU控制的方 式 A
PCI 总线是一个与处理
B 立即寻址方式
C 隐含寻址方式
20 同步控制是（
C ）。 D 间接寻址方式
D 既扩大主存贮器容量， 又扩
B 扩大主存贮器容量
C 0—32M
18 主存贮器和 CPU之间增加 cache 的目的是（ A
D ）。
D 0 —64M
15 在机器数（ B
B
）。
C 堆栈操作
C 移码
D ）来实现。
C 原码运算的十进制加法器
D 补码运算的二进制加法器 D 存贮器按内容选择地址 D 反码
B 按地址访问并顺序执行指令 B 补码
B 补码运算的二进制减法器
C 中断屏蔽
D DMA请求
13 下面操作中应该由特权指令完成的是（
）中，零的表示形式是唯一的。
16 在定点二进制运算器中，减法运算一般通过（
21 描述 PCI 总线中基本概念不正确的句子是（
器无关的高速外围设备 A A A A A
512KB 通用寄存器 中断程序 速度
充分利用 CPU，减少等 待 CPU时间
是猝发式传送
256，则刷新存储器的容量为（
C 256KB
B ）。 C 存储器
C 操作系统核心程序 C 成本
C 有利于代码共享，减少主 辅存信息交换量
B ）
B 1MB B 堆栈
总线 D 2MB D 外存
D I/O 程序 D 前三者兼顾 D 充分利用存储器
22 CRT 的分辨率为 1024× 1024 像素，像素的颜色数为
23 为了便于实现多级中断，保存现场信息最有效的办法是采用（ 24 特权指令是由（ C
）执行的机器指令。
B 用户程序
B ）问题。
B 扩大存储容量 A ）。
B 提高实时响应速度
25 虚拟存储技术主要解决存储器的（ 26 引入多道程序的目的在于（
27 下列数中最小的数是（ C A A A
（101001）2 8，512
对程序员的训练要求来 说，需要硬件知识 A A A
流水 通用寄存器
用若干条微指令实现一 条机器指令 A
）
B （52）8 B 512，8
B 汇编语言对机器的依赖性
高 B 资源重复
B
）。
C 程序计数器
C 用一条微指令实现一条机
器指令
CD ）。
C MMX指令集是一种多指令 流多数据流的并行处理指
构为基础的 CISC机器
令
D 多媒体 CPU是以超标量结 D 堆栈
D 用一条机器指令实现一条 微指令
B 主存单元
A ）。 条微指令
B 用若干条机器指令实现一
C （101001）BCD
D ）。
D 19 ，8
D 汇编语言编写的程序执行 速度比高级语言慢 D 资源共享
C 18，8 D ）。
C 用汇编语言编写程序的难
度比高级语言小
A ）方式执行多个独立的读写操作。
C 顺序
D （233）16
28 某 DRAM芯片，其存储容量为 512× 8 位，该芯片的地址线和数据线的数目是（ 29 在下面描述的汇编语言基本概念中，不正确的表述是（
30 交叉存储器实质上是一种多模块存储器，它用（ 31 寄存器间接寻址方式中，操作数在（ 32 机器指令与微指令之间的关系是（
33 描述多媒体 CPU基本概念中，不正确的是（
技术的处理器
构
多媒体 CPU是带有 MMX B MMX是一种多媒体扩展结
34 在集中式总线仲裁中， （A A A A
菊花链 条件转移
）方式对电路故障最敏感。 B 独立请求
A ）指令而引起。
C 算逻
B ）。
D 适合于低成本的小系统
C 具有自动配置能力 D ）。
C 控制电路 C 保存 CPU现场 C 物理层 C 状态条件寄存器
A
）。
D 1MB
E和 R/W#，该芯片的管脚引出线数目是（
D 32
D ）。
C 4M C 30 D ）。
D 计数器
D 恢复 CPU现场 D 串行总线管理 D 通用寄存器 D 无条件转移
B 访内
C 计数器定时查询
D
35 流水线中造成控制相关的原因是执行（
36 PCI 总线是一个高带宽且与处理器无关的标准总线。下面描述中不正确的是（
采 用 同 步 定 时 协 B 采用分布式仲裁策略 议
37 下面陈述中，不属于外围设备三个基本组成部分的是（ A A A A A A
存储介质 关中断 业务层 数据总线 1M 20
B 驱动装置 ）项是由硬件完成。
B 开中断 B 链路层 B
）。 B ALU B 4MB B 28
/ 写操作，是因为采用（
38 中断处理过程中， （B
39 IEEE1394 是一种高速串行 I/O 标准接口。以下选项中， （ D ）项不属于 IEEE1394 的协议集。 40 运算器的核心功能部件是（
41 某单片机字长 32 位，其存储容量为 4MB。若按字编址，它的寻址范围是（ 42 某 SRAM芯片，其容量为 1M× 8 位，除电源和接地端外，控制端有 43 双端口存储器所以能进行高速读
A A A
高速芯片 堆栈寻址方式
B 新型器件 B 立即寻址方式
C 流水技术 C 隐含寻址方式
C ）。
D 两套相互独立的读写电路
C ）。
D 间接寻址方式
D 通过指令中指定一个专门 字段来控制产生后继微指 令地址
44 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用（ 45 为确定下一条微指令的地址，通常采用断定方式，其基本思想是（
生后继微指令地址
生后继微指令地址
用程序计数器 PC 来产 B 用微程序计数器 μPC来产 C 通过微指令顺序控制字段
由设计者指定或由设计者 指定的判别字段控制产生 后继微指令地址
二、填空题
1 字符信息是符号数据，属于处理（ 非数值 ）领域的问题，国际上采用的字符系统是七单位的
（ASCII）码。P23 2 按IEEE754标准，一个 32 位浮点数由符号位 S（1 位 ）、阶码 E（8 位 ）、尾数 M（23 位）三个域组 成。其中阶码 E的值等于指数的真值（ e ）加上一个固定的偏移值（ 127 ）。P17 3 双端口存储器 和多模块交叉存储器 属于并行存储器结构，其中前者采用（ 空间 ）并行技术， 后者采用（ 时间 ）并行技术。 P86 4 衡量总线性能的重要指标是（ 总线带宽 ），它定义为总线本身所能达到的最高传输速率，单位是兆 字节每秒（ MB/s ）。P186 5 在计算机术语中，将 ALU控制器和（ cache ）存储器合在一起称为（ CPU）。P139 6 数的真值变成机器码可采用原码表示法，反码表示法， （ 补码 ）表示法，（ 移码 ）表示法。P19 - P21
7 广泛使用的（ SRAM）和（ DRAM）都是半导体随机读写存储器。前者的速度比后者快，但集成度 不如后者高。 P66 8 反映主存速度指标的三个术语是存取时间、（ 存储周期） 和（ 存储器带宽 ）。P66 9 形成指令地址的方法称为指令寻址，通常是（ 顺序 ）寻址，遇到转移指令时（ 跳跃）寻址。P123 10 CPU从（ 主存中 ）取出一条指令并执行这条指令的时间和称为（ 指令周期 ）。 11 定点 32 位字长的字，采用 2 的补码形式表示时，一个字所能表示的整数范围是（ -2 的 31 次方到 2 的 31 次方减 1 ）。P20
12 IEEE754 标准规定的 64位浮点数格式中，符号位为 1 位，阶码为 11 位，尾数为 52位，则它能表示的 最大规格化正数为（
1025 +［1+（1-
2 ）］ 2 ）。P18
52
？？？？
13 浮点加、减法运算的步骤是（ 0 操作处理 ）、（ 比较阶码大小并完成对阶 ）、（ 尾数进行加
或减运算 ）、（ 结果规格化并进行舍入处理 ）、（ 溢出处理 ）。P52
14 某计算机字长 32位，其存储容量为 64MB，若按字编址，它的存储系统的地址线至少需要（ 64 1024 14
KB=2048KB寻( 址范围)=2048 8(化为字的形式 ) 2 32 15 一个组相联映射的 Cache，有 128块，每组 4 块，主存共有 16384块，每块 64 个字，则主存地址共
（ 20 ）
位，其中主存字块标记应为（
14）条。
8 ）位，组地址应为（ 6 ）位，Cache地址共（ 7 ）位。 18
2 =16384 64
7 =128 16384 128 2 字 2 2 8 =
4
128 4 6 =
16 CPU 存取出一条指令并执行该指令的时间叫（ 指令周期 ），它通常包含若干个（ CPU周期 ），
而后者又包含若干个（ 时钟周期 ）。P131
17 计算机系统的层次结构从下至上可分为五级，即微程序设计级（ 或逻辑电路级 ）、一般机器级、操作系统 级、（ 汇编语言 ）级、（ 高级语言 ）级。P13
18 十进制数在计算机内有两种表示形式：（ 字符串 ）形式和（ 压缩的十进制数串 ）形式。前者主要用在 非数值计算的应用领域，后者用于直接完成十进制数的算术运算。 P19
19 一个定点数由符号位和数值域两部分组成。 按小数点位置不同， 定点数有 （ 纯小数 ）和（ 纯整数 ） 两种表示方法。 P16
20 对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，计算机采用多级存储体系结
构，即（ 高速缓冲存储器 ）、（ 主存储器 ）、（ 外存储器 ）。P66