发布时间 : 星期日 文章计算机组成原理(白中英)本科生试题库整理附答案更新完毕开始阅读f3f77b3b7c21af45b307e87101f69e314232fa52
21 高级的 DRAM芯片增强了基本 DRAM的功能，存取周期缩短至 20ns 以下。举出三种高级 DRAM芯片，它
们是（ FPM-DRAM）、（ CDRAM）、（SDRA）M。P75 22 一个较完善的指令系统，应当有（ 数据处理 ）、（ 数据存储 ）、（ 数据传送 ）、（ 程序控制 ） 四大类指令。 P119
23 机器指令对四种类型的数据进行操作。这四种数据类型包括（ 地址 ）型数据、（ 数值 ）型数据、 （ 字符 ）型数据、（ 逻辑 ）型数据。 P110 24 CPU 中保存当前正在执行的指令的寄存器是（ 指令寄存器 ），指示下一条指令地址的寄存器是（ 程 序寄存器 ），保存算术逻辑运算结果的寄存器是（ 数据缓冲寄冲器 ）和（ 状态字寄存器 ）。P129 25 数的真值变成机器码时有四种表示方法，即（ 原码 ）表示法，（ 补码 ）表示法，（ 移码 ）表 示法，（ 反码 ）表示法。 P19 - P21
26 主存储器的技术指标有（ 存储容量 ），（ 存取时间 ），（ 存储周期 ），（ 存储器带宽 ）。 P67
27 cache 和主存构成了（ 内存储器 ），全由（ CPU）来实现。 P66 31 接使用西文键盘输入汉字， 进行处理，并显示打印汉字， 要解决汉字的 （ 输入编码 ）、（汉字内码 ） 和（ 字模码 ）三种不同用途的编码。 P24
三、简答题 1
假设主存容量 16M× 32 位，Cache 容量 64K× 32 位，主存与 Cache 之间以每块 4× 32 位大小传送数据，请确定直接映射
解：64 条指令需占用操作码字段（ 16 位，其指令格式如下：
31 OP
26 25
22 21 18 17 16 15 目标
源
0 X
D
OP）6 位，源寄存器和目标寄存器各
4 位，寻址模式（ X）2 位，形式地址（ D）
方式的有关参数，并画出内存地址格式。
寻址模式定义如下： X= 0 0 寄存器寻址 X= 0 1 直接寻址 X= 1 0 变址寻址 X= 1 1 相对寻址 寻址功能。 2
指令和数据都用二进制代码存放在内存中，从时空观角度回答 从内存取出或往内存中写入的是数据， 往内存写入的数据也是来自于运算器。 4
用定量分析方法证明多模块交叉存储器带宽大于顺序存储器带宽。
证明：假设
（1）存储器模块字长等于数据总线宽度 （2）模块存取一个字的存储周期等于 （3）总线传送周期为τ （4）交叉存储器的交叉模块数为 T = m
τ,
m. (1)
mτ时间后再次启动该模快时， 它的上次存取操作已经完成。
(2)
2
操作数由源寄存器号和目标寄存器号指定 有效地址 E= (D) 有效地址 E= (R x) ＋D 有效地址 E= （PC）＋D
RR型，RS型
其中 Rx 为变址寄存器（ 10 位），PC为程序计数器（ 20 位），位移量 D可正可负。该指令格式可以实现
CPU如何区分读出的代码是指令还是数据。
解：计算机可以从时间和空间两方面来区分指令和数据，在时间上，取指周期从内存中取出的是指令，而执行周期
在空间上， 从内存中取出指令送控制器， 而执行周期从内存从取的数据送运算器、
T.
交叉存储器为了实现流水线方式存储，即每通过τ时间延迟后启动下一模快，应满足 交叉存储器要求其模快数 >=m,以保证启动某模快后经过 这样连续读取 m个字所需要时间为
t 1 = T + (m
– 1) τ = m г + m τ –τ = (2m – 1) τ
1
故交叉存储器带宽为 W1 = 1/t 而顺序方式存储器连续读取 存储器带宽为 W2 = 1/t
= 1/(2m-1) τ
2
(3)
= mT = m × τ (4) (5)
m个字所需时间为 t
2
2 = 1/m × τ
比较(3) 和(2) 式可知，交叉存储器带宽 > 顺序存储器带宽。
10 列表比较 CISC处理机和 RISC处理机的特点。 比较内容 指令系统 指令数目 指令格式 寻址方式 指令字长 可访存指令 各种指令使用频率 各种指令执行时间 优化编译实现 程序源代码长度 控制器实现方式 软件系统开发时间
CISC 复杂、庞大 一般大于 200 一般大于 4 一般大于 4 不固定 不加限定 相差很大 相差很大 很难 较短
绝大多数为微程序控制 较短
RISC 简单、精简 一般小于 100 一般小于 4 一般小于 4 等长
只有 LOAD/STORE指令 相差不大
绝大多数在一个周期内完成 较容易 较长
绝大部分为硬布线控制 较长
T=200ns，数
11 设存储器容量为 128M字，字长 64 位，模块数 m=8，分别用顺序方式和交叉方式进行组织。存储周期
据总线宽度为 64 位，总线传送周期
τ=50ns。问顺序存储器和交叉存储器的带宽各是多少？
15 PCI 总线中三种桥的名称是什么？简述其功能。
解：PCI 总线有三种桥，即 HOST / PCI 桥（简称 HOST桥），PCI / PCI 桥，PCI / LAGACY 桥。在 PCI 总线体系结
构中，桥起着重要作用：
（1） 它连接两条总线，使总线间相互通信。
（2） 桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意 一个总线主设备都能看到同样的一份地址表。
（3） 利用桥可以实现总线间的猝发式传送。
17
画图说明现代计算机系统的层次结构。 5 级 4 级 3 级 2 级 1 级 18
高级语言级 汇编语言级 操作系统级 一般机器级 微程序设计级
P13-14
编译程序 汇编程序 操作系统 微程序 直接由硬件执行
CPU 中有哪几类主要寄存器？用一句话回答其功能。
解：A，数据缓冲寄存器（ DR）；B，指令寄存器（ IR）；C，程序计算器 PC；D，数据地址寄存器 (AR)；通用寄 存器（ R0~R3）；F，状态字寄存器（ PSW）
24 简要总结一下，采用哪几种技术手段可以加快存储系统的访问速度？
①内存采用更高速的技术手段，②采用双端口存储器，③采用多模交叉存储器
25 求证： [-y] 补=-[y] 补
n+1) (mod 2
证明：因为 [x-y] 补=[x] 补-[y] 补=[x] 补+[-y] 补
又因为 [x+y] 补= [x] 补+[y] 补（ mod 2 ） 所以[y] 补=[x+y] 补-[x] 补 又[x-y] 补=[x+(-y)]
[y]
补=[x] 补+[-y] 补 所以[-y] 补=[x-y] 补-[x] 补
n+1) 补+[-y] 补= [x+y] 补+[x-y] 补-[x] 补-[x] 补=0 故[-y] 补=-[y] 补 (mod 2
n+1
29 设由 S，E，M三个域组成的一个 32 位二进制字所表示的非零规格化数 问：它所能表示的规格化最大正数、最小正数、最大负数、最小负数是多少？ 解：（１）最大正数
0 111
11 111
11
-23) ] × 2
127
x，真值表示为 x ＝(-1)s × (1.M) × 2E-127 （２）最小正数
111 111 111 111 111 111 111
0 00 000
000
-128
000 000 000 000 000 000 000 00
X = [1+(1-2 （３）最小负数
X=1.0× 2
（４）最大负数
１ 00 000 000 000 000 000 000 000
000 000 00 X=- 1.0 × 2
-128
１ 111 111 111 111 111 111 111 111
11 111 11
-23 )] × 2
X== -[1+(1-2 127
30 画出单级中断处理过程流程图（含指令周期） 。
35 写出下表寻址方式中操作数有效地址
E 的算法。 序号
寻址方式名称 有效地址 E
说明
1 立即 A 操作数在指令中 2 寄存器 Ri 操作数在某通用寄存器 Ri 中
3 直接 D D为偏移量
4 寄存器间接 (Ri) (Ri ) 为主存地址指示器 5 基址
(B) B 为基址寄存器
6 基址＋偏移量 (B) + D 7 比例变址＋偏移量 (I) *S+ D I 为变址寄存器， S 比例因子 8 基址＋变址＋偏移量 (B) + (I) +D 9 基址＋比例变址＋偏移量 (B)+(I)*S+D 10
相对
（PC）+D
PC为程序计数器
40 为什么在计算机系统中引入 DMA方式来交换数据？若使用总线周期挪用方式， DMA控制器占用总线进行数据交换期间，CPU处于何种状态？ P253 、254
为了减轻 cpu 对 I/O 操作的控制，使得 cpu 的效率有了提高。 可能遇到两种情况：一种是此时 CPU不需要访内，如 CPU正在执行乘法命令；另一种情况是，
I/O 设备访内优先，因为
I/O 访内有时间要求，前一个
I/O 数据必须在下一个访内请求到来之前存取完毕。
41
何谓指令周期？ CPU周期？时钟周期？它们之间是什么关系？
指令周期是执行一条指令所需要的时间，一般由若干个机器周期组成，是从取指令、分析指令到执行完所需的全部时间。 CPU周期又称 机器周期 ，CPU访问一次内存所花的时间较长，因此用从内存读取一条指令字的最短时间来定义。一个指令 周期常由若干 CPU周期构成
时钟周期是由
CPU时钟定义的定长时间间隔，是
CPU工作的最小时间单位，也称节拍脉冲或
T 周期