发布时间 : 星期五 文章计算机组成原理(白中英)本科生试题库整理附答案更新完毕开始阅读f3f77b3b7c21af45b307e87101f69e314232fa52
20 某机器单字长指令为 32 位，共有 40 条指令，通用寄存器有 128 个，主存最大寻址空间为 64M。寻址方式有立即寻
址、直接寻址、寄存器寻址、寄存器间接寻址、基值寻址、相对寻址六种。请设计指令格式，并做必要说明。
21 一条机器指令的指令周期包括取指（ IF ）、译码（ ID）、执行（ EX）、写回（ WB）四个过程段，每个过程段 1 个
时钟周期 T 完成。
先段定机器指令采用以下三种方式执行：①非流水线（顺序）方式，②标量流水线方式，③超标量流水线方式。 请画出三种方式的时空图，证明流水计算机比非流水计算机具有更高的吞吐率。
P163
2 2 CPU 的数 据通 路如
图 1 所示。运算器中 R0 ～R3 为通用寄存器， DR 为数据缓冲寄存器， PSW为状态字寄存器。 D-cache 为数据存储器， I-cache 为指令存储 器，PC为程序计数器（具有加
1 功能）， IR
为指令寄存器。单线箭头信号均为微操作控制
信号（电位或脉冲），如
LR0 表示读出 R0 寄存器， SR0 表示写入 R0 寄存器。
R1中的数据写入到以（ R2）为地址的数存单元中。
CPU周期含 T1～T4 四个时钟信号，
机器指令“ STO R1,(R2) ”实现的功能是：将寄存器 请画出该存数指令周期流程图，并在 CPU周期框外写出所需的微操作控制信号。（一个
寄存器打入信号必须注明时钟序号）
27 某计算机的存储系统由 cache、主存和磁盘构成。 cache 的访问时间为 15ns；如果被访问的单元在主存中但不在
cache 中，需要用 60ns 的时间将其装入 cache，然后再进行访问；如果被访问的单元不在主存中，则需要 10ms的时间将其从磁盘中读入主存，然后再装入 cache 中并开始访问。若 cache 的命中率为 90%，主存的命中率为 60%，求该系统中访问一个字的平均时间。
解：t a=90%tc+10%*60%(tm+t c)+10%*40%（t k+t m+t c）(m 表示未命中时的主存访问时间； c 表示命中时的 cache 访问时间；表示访问外存时间 )
k
28 图 1 所示为双总线结构机器的数据 通路，IR 为指令寄存器， PC为程序计数器 （具 有自增功能） ，DM 为数据存储器（受
R/W 信
号控制），AR为地址寄存器， DR为数据缓冲寄 存器， ALU 由加、减控制信号决定完成何种操 作，控制信号 G控制的是一个门电路。另外， 线上标注有小圈表示有控制信号， 例中 yi 表示 y 寄存器的输入控制信号， R1o为寄存器 R1 的输 出控制信号，未标字符的线为直通线，不受控 制。旁路器可视为三态门传送通路。
① “SUB R3 ， R0 ”指 令完成
(R ) (R )
0
3
R 的功能操作，画出其
0
指令周期流程图，并列出相应的微操作控制信号序列，假设该指令的地址已放入 PC中。 ② 若将“取指周期”缩短为一个 CPU周期，请在图上先画出改进的数据通路，然后在画出指令周期流程图。此 时 SUB指令的指令周期是几个
CPU周期?与第①种情况相比，减法指令速度提高几倍？
R0 和 R2中，
PC→AR
解： ADD指令是加法指令，参与运算的二数放在 相加结果放在 R0 中。指令周期流程图图 执行指令阶段两部分。每一方框表示一个 示数据传送路径，框外列出微操作控制信号。
PCo,G
取
A3.3 包括取指令阶段和 CPU周期。其中框内表
指
，流程图见左
R/W=1 M →DR
DRo,G
DR→IR
31 ①
某加法器进位链小组信号为 串行进位方式
②
C4C3C2C，1 低位来的进位信 C4C3C2C1的逻辑表达式：
执
R2 →Y
号为 C0，请分别按下述两种方式写出
R2o,G
并行进位方式
R0o,G
R0 →X
R0+ R2→R0
行 解 ： （1）串行进位方式： C1 = G1 + P1 C0
中： G1 = A 1 B 1 ，P1 = A 1⊕B1
C2 = G 2 + P 2 C 1
B2
C3 = G 3 + P 3 C2 C4 = G 4 + P 4 C3
(2)
G G
3 4
其
+，G
G
2
= A 2 B2 ，P2 = A 2⊕ = A 3 B 3 , P = A 4 B4 , P
= A 3⊕B3 = A 4⊕B4
3
4
并行进位方式： C1 = G1 + P1 C0
C2 = G2 + P2 G1 + P2 P1 C0
C3 = G3 + P3 G2 + P3 P2 G1 + P3 P2 P1 C0
C4 = G4 + P4 G3 + P4 P3 G2 + P4P3 P2 G1 + P4 P3 P2 P1 C0
其中 G1—G4 ，P1—P4 表达式与串行进位方式相同。
36
× S2，其中阶码 3 位（移码），尾数 4 位，数符 1 位。设： 设两个浮点数 N1=2 × S1,N2=2
j 1=(-10) 2,S 1=(+0.1001) j 2=(+10) 2,S 2=(+0.1011)
2 2
j1 j2
求： N1× N2，写出运算步骤及结果，积的尾数占
Ex
4 位，按原码阵列乘法器计算步骤求尾数之积。
解： 因为 X+Y=2 × （Sx+Sy） （Ex=Ey），所以求 X+Y要经过对阶、尾数求和及规格化等步骤。
（1） 对阶：
△J=Ex－EY=（-10 ）2－（+10）2（= -100 ）2 所以 Ex 2 经过舍入后 SX=0001，经过对阶、舍入后， X=2 （10）2 × （0.0001 ） （10）2 × （0.0001 ） （2） 尾数求和： S X+SY 0． + 0. 1011 0001（SX） （SY）