发布时间 : 星期六 文章面向无线传感器网络的智能节点设计 - 图文更新完毕开始阅读f811bd68a45177232f60a239
河南大学物理与电子学院本科毕业论文
CC2430芯片的主要特点如下：
◆ 高性能和低功耗的8051微控制器核。
◆ 集成符合IEEE802.15.4标准的2.4 GHz的 RF无线电收发机。 ◆ 优良的无线接收灵敏度和强大的抗干扰性。
◆ 在休眠模式时仅0.9 μA的流耗，外部的中断或RTC能唤醒系统;在待机模式时少于0.6 μA的流耗，外部的中断能唤醒系统。 ◆ 硬件支持CSMA/CA功能。 ◆ 较宽的电压范围（2.0～3.6 V）。
◆ 数字化的RSSI/LQI支持和强大的DMA功能。 ◆ 具有电池监测和温度感测功能。 ◆ 集成了14位模数转换的ADC。 ◆ 集成AES安全协处理器。
◆ 带有2个强大的支持几组协议的USART，以及1个符合IEEE 802.15.4规范的MAC计时器，1个常规的16位计时器和2个8位计时器。 ◆ 强大和灵活的开发工具。
2.2.2 CC2430芯片的引脚功能
CC2430芯片采用7 mm×7mm QLP封装,共有48个引脚。全部引脚可分为I/O端口线引脚、电源线引脚和控制线引脚三类。
2.1 I/O端口线引脚功能
CC2430有21个可编程的I/O口引脚，P0、P1口是完全的8位口，P2口只有5个可使用的位。通过软件设定一组SFR寄存器的位和字节，可使这些引脚作为通常的I/O口或作为连接ADC、计时器或USART部件的外围设备I/O口使用。 I/O口有下面的关键特性：
◆ 可设置为通常的I/O口，也可设置为外围I/O口使用。 ◆ 在输入时有上拉和下拉能力。
◆ 全部21个数字I/O口引脚都具有响应外部的中断能力。如果需要外部设备，可对I/O口引脚产生中断，同时外部的中断事件也能被用来唤醒休眠模式。
17
河南大学物理与电子学院本科毕业论文 1～6脚（P1_2～ P1_7）： 具有4 mA输出驱动能力。 8，9脚（P1_0，P1_1）： 具有20 mA的驱动能力。 11～18脚（P0_0 ～P0_7）： 具有4 mA输出驱动能力。
43，44，45，46，48脚（P2_4，P2_3，P2_2，P2_1，P2_0）：具有4 mA输出驱动能力。 2.2 电源线引脚功能
7脚（DVDD）： 为I/O提供2.0～3.6 V工作电压。 20脚（AVDD_SOC）： 为模拟电路连接2.0～3.6 V的电压。
23脚（AVDD_RREG）： 为模拟电路连接2.0～3.6 V的电压。
24脚（RREG_OUT）： 为25，27～31，35～40引脚端口提供1.8 V的稳定电压。
25脚 (AVDD_IF1 )： 为接收器波段滤波器、模拟测试模块和VGA的第一部分电路提供1.8 V电压。
27脚（AVDD_CHP）：为环状滤波器的第一部分电路和充电泵提供1.8 V电压。
28脚（VCO_GUARD）： VCO屏蔽电路的报
警连接端口。 图6 CC2430引脚图 29脚（AVDD_VCO）: 为VCO和PLL环滤波器最后部分电路提供1.8 V电压。 30脚（AVDD_PRE）: 为预定标器、Div2和LO缓冲器提供1.8 V的电压。 31脚（AVDD_RF1）: 为LNA、前置偏置电路和PA提供1.8 V的电压。 33脚（TXRX_SWITCH）: 为PA提供调整电压。
35脚（AVDD_SW）: 为LNA/PA交换电路提供1.8 V电压。 36脚（AVDD_RF2）: 为接收和发射混频器提供1.8 V电压。
37脚（AVDD_IF2）: 为低通滤波器和VGA的最后部分电路提供1.8 V电压。 38脚（AVDD_ADC）: 为ADC和DAC的模拟电路部分提供1.8 V电压。 39脚（DVDD_ADC）: 为ADC的数字电路部分提供1.8 V电压。 40脚（AVDD_DGUARD）: 为隔离数字噪声电路连接电压。
18
河南大学物理与电子学院本科毕业论文 41脚（AVDD_DREG）: 向电压调节器核心提供2.0～3.6 V电压。 42脚（DCOUPL）: 提供1.8 V的去耦电压，此电压不为外电路所使用。 47脚（DVDD）: 为I/O端口提供2.0～3.6 V的电压。
2.3 控制线引脚功能
10脚（RESET_N）: 复位引脚，低电平有效。 19脚（XOSC_Q2）: 32 MHz的晶振引脚2。
21脚（XOSC_Q1）: 32 MHz的晶振引脚1，或外部时钟输入引脚。 22脚（RBIAS1）: 为参考电流提供精确的偏置电阻。 26脚（RBIAS2）: 提供精确电阻，43 kΩ，±1%。
32脚（RF_P）: 在RX期间向LNA输入正向射频信号；在TX期间接收来自PA的输入正向射频信号。
34脚（RF_N）: 在RX期间向LNA输入负向射频信号；在TX期间接收来自PA的输入负向射频信号。
43脚 (P2_4/XOSC_Q2): 32.768 kHz XOSC的2.3端口。 44脚 (P2_4/XOSC_Q1): 32.768 kHz XOSC的2.4端口。
3 智能节点硬件系统设计
无线传感器网络节点一般由数据处理单元、传感器单元、无线通讯单元和电源单元组成,无线传感器网络节点的系统结构如下图所示。
传感器模块 处理器模块 无线通信模块能量供应模块
图7无线传感器网络系统结构
3.1 测温电路设计
本设计选用的传感器模块为DALLAS公司的数字温度传感器DS18B20，它能很好的实现对温度的准确的测量。其与微处理器的连接如下图
19
河南大学物理与电子学院本科毕业论文
图8 DS18B20与CC2430的接口
3.2 控制模块设计
对于处理模块和无线通信模的设计常有四种方案：种：(1)8位AVR单片机 ATmegal28L和CC2420芯片 (2)8位MCU和通信模块MCl3192；(3)CC2430，(4)16位超低功耗单片机PIC24F系列和CC2420的解决方案。
方案1在功耗方面有一定的优势。但由于该方案采用了两个公司的芯片，协议栈需要自己从底层开始写，没有很好的技术支持；方案2技术支持比较好，但是处理器芯片应用不是很广泛。后2种方案都是最新推出的，方案3最大的优势就是一片式解决方案，成本低，体积小，能运用IEEE802．15.4。方案4采用了16位的单片机，可以运行较复杂的算法，而且外设接口更丰富，在处理速度以及应用方面有自己的优势。综合考虑本文选用方案三,使用将处理模块和无线发射模块集成的CC2430。
CC2430芯片需要很少的外围部件配合就能实现信号的收发功能。电路使用一个非平衡天线，连接非平衡变压器可使天线性能更好。电路中的非平衡变压器由电容C112和电感L102、L100、L101以及1个PCB微波传输线组成，整个结构满足RF输入／输出匹配电阻(50 Ω)的要求。内部T／R交换电路完成LNA和PA之间的交换。用1个32 MHz的石英谐振器(X100)和2个电容(C108和C109)构成一个32 MHz的晶振电路。用1个32．768 kHz的石英谐振器(Y100)和2个电容(C110和C111)构成一个32．768 kHz的晶振电路。电压调节器为所有要求1．8 V电压的引脚和内部电源供电，C115、C100、C101、C104、C102、C113、C103、C107、C106、C105电容是去耦合电容，用于电源滤波，以提高芯片工作的稳定性，R101、R102为电流提供精确的偏置电阻。如下图
20