发布时间 : 星期一 文章华科数电实验第三次报告更新完毕开始阅读f88a48d6312b3169a451a4e0
《数字电路与逻辑设计》实验报告
学生姓名： 学号： 所在班级： 2. 脉冲异步计数器的分析和设计方案 [要求：给出详细的设计过程，包括源程序、仿真程序、引脚约束（绑定）代 码和注释等，可续页] 计数器是一个模10计数器。 i.JK触发器源程序
module J_K(clk,j,k,q,qb);
initial begin
end
always@(negedge clk) begin
case({j,k}) 2'b00:q<=q; 2'b01:q<=0; 2'b10:q<=1; 2'b11:q<=~q; q=0;
input clk,j,k; output q,qb; reg q;
assign qb=~q;
end
endcase
endmodule
ii.主程序
module count( );
input x, output q1, output q2, output q3, output q4
wire j1, k1, ck1, j2, k2, ck2, j3, k3, ck3, j4, k4, ck4, nq4;
第[
]页 共[
]页
output z,
《数字电路与逻辑设计》实验报告
学生姓名： iv.
assign j1 = 1; assign k1 = 1; assign ck1 = x; assign j2 = nq4; assign k2 = 1; assign ck2 = q1; assign j3 = 1; assign k3 = 1; assign ck3 = q2; assign j4 = q2 & q3; assign k4 = 1; assign ck4 = q1; assign z = x & q1 & q4;
jk jk1(j1, k1, ck1, q1, ); jk jk2(j2, k2, ck2, q2, ); jk jk3(j3, k3, ck3, q3, ); jk jk4(j4, k4, ck4, q4, nq4); 仿真程序 module test; // Inputs reg X;
// Outputs wire Z;
// Instantiate the Unit Under Test (UUT) task3 uut (
.X(X), .Z(Z)
第[
]页 共[
]页
学号： 所在班级： endmodule
《数字电路与逻辑设计》实验报告
学生姓名： );
initial begin end
always #10 X=~X; endmodule
v.
引脚约束
# PlanAhead Generated physical constraints
NET \NET \NET \NET \NET \NET \
// Add stimulus here
// Wait 100 ns for global reset to finish #10;
// Initialize Inputs X = 0;
学号： 所在班级：
第[ ]页 共[ ]页
《数字电路与逻辑设计》实验报告
学生姓名： 学号： 所在班级：
第[ ]页 共[ ]页