发布时间 : 星期一 文章计算机组成原理白中英本科生试题库整理附复习资料更新完毕开始阅读f9b0c1f7ff0a79563c1ec5da50e2524de518d0ee
一、选择题
1从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于（ B）计算机。 A 并行 B 冯·诺依曼 C 智能 D 串行 2某机字长32位，其中1位表示符号位。若用定点整数表示，则最小负整数为（A）。
31303130
A -(2-1) B -(2-1) C -(2+1) D -(2+1) 3以下有关运算器的描述，（ C ）是正确的。 A 只做加法运算 B 只做算术运算 C 算术运算与逻辑运算 D 只做逻辑运算 4 EEPROM是指（D ） A 读写存储器 B 只读存储器 C 闪速存储器 D 电擦除可编程只读存储器 5常用的虚拟存储系统由（B ）两级存储器组成，其中辅存是大容量的磁表面存储器。 A cache-主存 B 主存-辅存 C cache-辅存 D 通用寄存器-cache 6 RISC访内指令中，操作数的物理位置一般安排在（D ） A 栈顶和次栈顶 B 两个主存单元 C 一个主存单元和一个通用D 两个通用寄存器
寄存器
7当前的CPU由（B ）组成。 A 控制器 B 控制器、运算器、cache C 运算器、主存 D 控制器、ALU、主存 8流水CPU是由一系列叫做“段”的处理部件组成。和具备m个并行部件的CPU相比，一个m段流水CPU的吞吐能力是（A ）。 A 具备同等水平 B 不具备同等水平 C 小于前者 D 大于前者 9在集中式总线仲裁中，（A ）方式响应时间最快。 A 独立请求 B 计数器定时查询 C 菊花链 D 分布式仲裁 10 CPU中跟踪指令后继地址的寄存器是（C ）。 A 地址寄存器 B 指令计数器 C 程序计数器 D 指令寄存器 11从信息流的传输速度来看，（A ）系统工作效率最低。 A 单总线 B 双总线 C 三总线 D 多总线
12单级中断系统中，CPU一旦响应中断，立即关闭（C ）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。 A 中断允许 B 中断请求 C 中断屏蔽 D DMA请求 13下面操作中应该由特权指令完成的是（B ）。 A 设置定时器的初值 B 从用户模式切换到管理员C 开定时器中断 D 关中断
模式
14冯·诺依曼机工作的基本方式的特点是（B ）。 A 多指令流单数据流 B 按地址访问并顺序执行指令 C 堆栈操作 D 存贮器按内容选择地址 15在机器数（B ）中，零的表示形式是唯一的。 A 原码 B 补码 C 移码 D 反码 16在定点二进制运算器中，减法运算一般通过（ D ）来实现。 A 原码运算的二进制减法B 补码运算的二进制减法器 C 原码运算的十进制加法器 D 补码运算的二进制加法器
器
17某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范围是（ D ）。 A 0—64MB B 0—32MB C 0—32M D 0—64M 18主存贮器和CPU之间增加cache的目的是（A ）。 A 解决CPU和主存之间的B 扩大主存贮器容量 C 扩大CPU中通用寄存器的D 既扩大主存贮器容量，又扩
速度匹配问题 数量 大CPU中通用寄存器的数
量
19单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（ C ）。 A 堆栈寻址方式 B 立即寻址方式 C 隐含寻址方式 D 间接寻址方式 20同步控制是（ C ）。 A 只适用于CPU控制的方B 只适用于外围设备控制的C 由统一时序信号控制的方D 所有指令执行时间都相同
式 方式 式 的方式 21描述PCI总线中基本概念不正确的句子是（CD ）。 A PCI总线是一个与处理B PCI总线的基本传输机制C PCI设备一定是主设备 D 系统中只允许有一条PCI
1 / 19
器无关的高速外围设备 是猝发式传送 总线 22 CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量为（ B ） A 512KB B 1MB C 256KB D 2MB 23为了便于实现多级中断，保存现场信息最有效的办法是采用（ B ）。 A 通用寄存器 B 堆栈 C 存储器 D 外存 24特权指令是由（C ）执行的机器指令。 A 中断程序 B 用户程序 C 操作系统核心程序 D I/O程序 25虚拟存储技术主要解决存储器的（ B ）问题。 A 速度 B 扩大存储容量 C 成本 D 前三者兼顾 26引入多道程序的目的在于（ A ）。 A 充分利用CPU，减少等B 提高实时响应速度 C 有利于代码共享，减少主D 充分利用存储器
待CPU时间 辅存信息交换量 27下列数中最小的数是（C ） A （101001）2 B （52）8 C （101001）BCD D （233）16 28某DRAM芯片，其存储容量为512×8位，该芯片的地址线和数据线的数目是（ D ）。 A 8，512 B 512，8 C 18，8 D 19，8 29在下面描述的汇编语言基本概念中，不正确的表述是（ D ）。 A 对程序员的训练要求来B 汇编语言对机器的依赖性C 用汇编语言编写程序的难D 汇编语言编写的程序执行
说，需要硬件知识 高 度比高级语言小 速度比高级语言慢 30交叉存储器实质上是一种多模块存储器，它用（ A ）方式执行多个独立的读写操作。 A 流水 B 资源重复 C 顺序 D 资源共享 31寄存器间接寻址方式中，操作数在（B ）。 A 通用寄存器 B 主存单元 C 程序计数器 D 堆栈 32机器指令与微指令之间的关系是（ A ）。 A 用若干条微指令实现一B 用若干条机器指令实现一C 用一条微指令实现一条机D 用一条机器指令实现一条
条机器指令 条微指令 器指令 微指令 33描述多媒体CPU基本概念中，不正确的是（ CD ）。 A 多媒体CPU是带有MMXB MMX是一种多媒体扩展结C MMX指令集是一种多指令D 多媒体CPU是以超标量结
技术的处理器 构 流多数据流的并行处理指构为基础的CISC机器
令
34在集中式总线仲裁中，（A ）方式对电路故障最敏感。 A 菊花链 B 独立请求 C 计数器定时查询 D 35流水线中造成控制相关的原因是执行（ A ）指令而引起。 A 条件转移 B 访内 C 算逻 D 无条件转移 36 PCI总线是一个高带宽且与处理器无关的标准总线。下面描述中不正确的是（ B ）。 A 采用同步定时协B 采用分布式仲裁策略 C 具有自动配置能力 D 适合于低成本的小系统
议
37下面陈述中，不属于外围设备三个基本组成部分的是（ D ）。 A 存储介质 B 驱动装置 C 控制电路 D 计数器 38中断处理过程中，（B ）项是由硬件完成。 A 关中断 B 开中断 C 保存CPU现场 D 恢复CPU现场 39 IEEE1394是一种高速串行I/O标准接口。以下选项中，（ D ）项不属于IEEE1394的协议集。 A 业务层 B 链路层 C 物理层 D 串行总线管理 40运算器的核心功能部件是（B ）。 A 数据总线 B ALU C 状态条件寄存器 D 通用寄存器 41某单片机字长32位，其存储容量为4MB。若按字编址，它的寻址范围是（A ）。 A 1M B 4MB C 4M D 1MB
42某SRAM芯片，其容量为1M×8位，除电源和接地端外，控制端有E和R/W#，该芯片的管脚引出线数目是（ D ）。 A 20 B 28 C 30 D 32 43双端口存储器所以能进行高速读/写操作，是因为采用（ D ）。
2 / 19
A 高速芯片 B 新型器件 C 流水技术 D 两套相互独立的读写电路 44单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用（ C ）。 A 堆栈寻址方式 B 立即寻址方式 C 隐含寻址方式 D 间接寻址方式 45为确定下一条微指令的地址，通常采用断定方式，其基本思想是（ C ）。 A 用程序计数器PC来产B 用微程序计数器μPC来产C 通过微指令顺序控制字段D 通过指令中指定一个专门
生后继微指令地址 生后继微指令地址 由设计者指定或由设计者字段来控制产生后继微指
指定的判别字段控制产生令地址 后继微指令地址
二、填空题
1 字符信息是符号数据，属于处理（ 非数值 ）领域的问题，国际上采用的字符系统是七单位的（ASCII）码。P23
2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（ e ）加上一个固定的偏移值（ 127 ）。P17
3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（ 空间 ）并行技术，后者采用（ 时间 ）并行技术。P86
4 衡量总线性能的重要指标是（ 总线带宽 ），它定义为总线本身所能达到的最高传输速率，单位是兆字节每秒（ MB/s ）。P186
5 在计算机术语中，将ALU控制器和（ cache ）存储器合在一起称为（ CPU ）。P139 6 数的真值变成机器码可采用原码表示法，反码表示法，（ 补码 ）表示法，（ 移码 ）表示法。P19 - P21
7 广泛使用的（ SRAM ）和（ DRAM ）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。P66
8 反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。P66
9 形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。P123 10 CPU从（主存中）取出一条指令并执行这条指令的时间和称为（指令周期）。
11 定点32位字长的字，采用2的补码形式表示时，一个字所能表示的整数范围是（ -2的31次方到2的31次方减1 ）。P20
12 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（ +［1+（1-2?52）］?21025）。P18 ？？？？
13浮点加、减法运算的步骤是（ 0 操作处理 ）、（ 比较阶码大小并完成对阶 ）、（ 尾数进行加或减运算 ）、（结果规格化并进行舍入处理 ）、（ 溢出处理 ）。P52
14某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（ 14）条。64?1024KB=2048KB(寻址范围)=2048?8(化为字的形式)?214 32 15一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（ 20 ）位，其中主存字块标记应为（ 8 ）位，组地址应为（ 6 ）位，Cache地址共（ 7 ）位。218=16384?64128716384 26= 2=128
4128?4 16 CPU存取出一条指令并执行该指令的时间叫（ 指令周期 ），它通常包含若干个（ CPU周期 ），而后者又包含若干个（ 时钟周期 ）。P131
17计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言）级、（高级语言）级。P13
18十进制数在计算机内有两种表示形式：（字符串）形式和（压缩的十进制数串）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。P19
19一个定点数由符号位和数值域两部分组成。按小数点位置不同，定点数有（ 纯小数 ）和（ 纯整数 ）两种表示方法。P16
20对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，计算机采用多级存储体系结构，即（ 高速缓冲存储器 ）、（ 主存储器 ）、（外存储器 ）。P66
字 28=
3 / 19
21高级的DRAM芯片增强了基本DRAM的功能，存取周期缩短至20ns以下。举出三种高级DRAM芯片，它们是（ FPM-DRAM ）、（ CDRAM ）、（SDRAM）。P75
22一个较完善的指令系统，应当有（数据处理）、（ 数据存储 ）、（ 数据传送 ）、（ 程序控制 ）四大类指令。P119
23机器指令对四种类型的数据进行操作。这四种数据类型包括（ 地址 ）型数据、（ 数值 ）型数据、（ 字符 ）型数据、（ 逻辑 ）型数据。P110
24 CPU中保存当前正在执行的指令的寄存器是（ 指令寄存器 ），指示下一条指令地址的寄存器是（ 程序寄存器 ），保存算术逻辑运算结果的寄存器是（ 数据缓冲寄冲器 ）和（ 状态字寄存器 ）。P129 25 数的真值变成机器码时有四种表示方法，即（ 原码 ）表示法，（ 补码 ）表示法，（ 移码 ）表示法，（ 反码 ）表示法。P19 - P21
26主存储器的技术指标有（ 存储容量 ），（ 存取时间 ），（ 存储周期 ），（ 存储器带宽 ）。P67
27 cache和主存构成了（ 内存储器 ），全由（ CPU ）来实现。P66 31接使用西文键盘输入汉字，进行处理，并显示打印汉字，要解决汉字的（ 输入编码 ）、（汉字内码 ）和（字模码 ）三种不同用途的编码。P24
三、简答题
1 假设主存容量16M×32位，Cache容量64K×32位，主存与Cache之间以每块4×32位大小传送数据，请确定直接映射方式的有关参数，并画出内存地址格式。
解：64条指令需占用操作码字段（OP）6位，源寄存器和目标寄存器各4位，寻址模式（X）2位，形式地址（D）16位，其指令格式如下：
31 26 25 22 21 18 17 16 15 0 OP 目标 源XD 寻址模式定义如下： X= 0 0 寄存器寻址 操作数由源寄存器号和目标寄存器号指定 X= 0 1 直接寻址 有效地址 E= (D)
X= 1 0 变址寻址 有效地址 E= (Rx)＋D X= 1 1 相对寻址 有效地址 E=（PC）＋D 其中Rx为变址寄存器（10位），PC为程序计数器（20位），位移量D可正可负。该指令格式可以实现RR型，RS型寻址功能。
2 指令和数据都用二进制代码存放在内存中，从时空观角度回答CPU如何区分读出的代码是指令还是数据。
解：计算机可以从时间和空间两方面来区分指令和数据，在时间上，取指周期从内存中取出的是指令，而执行周期从内存取出或往内存中写入的是数据，在空间上，从内存中取出指令送控制器，而执行周期从内存从取的数据送运算器、往内存写入的数据也是来自于运算器。 4 用定量分析方法证明多模块交叉存储器带宽大于顺序存储器带宽。
证明：假设 （1）存储器模块字长等于数据总线宽度 （2）模块存取一个字的存储周期等于T. （3）总线传送周期为τ
（4）交叉存储器的交叉模块数为m.
交叉存储器为了实现流水线方式存储，即每通过τ时间延迟后启动下一模快，应满足 T = mτ, (1)
交叉存储器要求其模快数>=m,以保证启动某模快后经过mτ时间后再次启动该模快时，它的上次存取操作已经完成。这样连续读取m个字所需要时间为
t1 = T + (m – 1)τ = mг + mτ –τ = (2m – 1) τ (2) 故交叉存储器带宽为W1 = 1/t1 = 1/(2m-1)τ (3)
2
而顺序方式存储器连续读取m个字所需时间为 t2 = mT = m×τ (4)
2
存储器带宽为W2 = 1/t2 = 1/m×τ (5) 比较(3)和(2)式可知，交叉存储器带宽> 顺序存储器带宽。
4 / 19