发布时间 : 星期三 文章Verilog数字系统设计 - 课程设计报告 - 图文更新完毕开始阅读fa26b1754a35eefdc8d376eeaeaad1f347931116
Verilog HDL 数字系统设计 课程设计
课题:RISC_CPU设计与验证 第一章:RISC_CPU概述 (5 1.1课题的由来和设计环境介绍 (5 1.2什么是CPU (5 第二章:RISC_CPU结构 (6 2.1 RISC_CPU整体结构 (6 2.2 时钟发生器 (7 2.2.1 时钟发生器的介绍 (7 2.2.2 时钟发生器symbol (8 2.2.3 时钟发生器RTL (8 2.2.4 时钟发生器源代码 (8 2.2.5 时钟发生器测试代码 (9 2.2.6 时钟发生器仿真波形 (10 2.3指令寄存器 (10 2.3.1 指令寄存器介绍 (10 2.3.2 指令寄存器symbol (11 2.3.3 指令寄存器RTL (11
2.3.4 指令寄存器源代码 (11 2.3.5 指令寄存器测试代码 (12 2.3.6指令寄存器仿真波形 (13 2.4 累加器 (13 2.4.1 累加器介绍 (13 2.4.2 累加器symbol (13 2.4.3 累加器RTL (14 2.4.4 累加器源代码 (14 2.4.5 累加器仿真代码 (14 2.4.6 累加器仿真波形 (15 2.5 算术运算器 (15 2.5.1 算术运算器介绍 (15 2.5.2 算术运算器symbol (16 2.5.3 算术运算器RTL (17 2.5.4 算术运算器源代码 (18 2.5.5 算术元算器测试代码 (19 2.5.6 算术运算器仿真波形 (20 2.6数据控制器 (20 2.6.1 数据控制器介绍 (20
2.6.2 数据控制器smybol (20 2.6.3 数据控制器RTL (21 2.6.4 数据控制器源代码 (21 2.6.5 数据控制器测试代码 (22 2.6.6 数据控制器仿真波形 (22 2.7 地址多路器 (22 2.7.1地址多路器介绍 (22 2.7.2 地址多路器smybol (23 2.7.3 地址多路器RTL (23 2.7.5 地址多路器测试代码 (23 2.7.6 地址多路器仿真波形 (24 2.8程序计数器 (24 2.8.1 程序计数器介绍 (24 2.8.2 程序计数器symbol (25 2.8.3 程序计数器RTL (25 2.8.4 程序计数器源代码 (25 2.8.5 程序计数器测试代码 (26 2.8.6 程序计数器仿真波形 (26 2.9 状态控制器 (27
2.9.1 状态控制器介器 (27 2.9.2 状态控制器smybol (27 2.9.3 状态控制器RTL (27 2.9.4 状态控制器源代码 (27 2.9.5 状态控制器测试代码 (28 2.9.6 状态控制器仿真波形 (29 2.10状态机 (29 2.10.1状态机的介绍 (29 2.10.2 状态机symbol (30 2.10.3 状态机RTL (30 2.10.4状态机源代码 (31 2.10.5 状态机测试代码 (35 2.10.6 状态机仿真波形 (36 2.11 CPU内核模块的整合 (36 2.11.1 CPU内核原理图 (36 2.11.2 CPU内核smybol (37 第三章:CPU外围模块的设计 (37 3.1 地址译码器 (37 3.1.1 地址译码器介绍 (37