发布时间 : 星期四 文章计算机组成原理 唐朔飞 习题解答更新完毕开始阅读
地址总线：用来指出数据总线上的源数据或目的数据在贮存单元的地址，是单向传输的，其位数与存储单元的个数有关（几次幂的关系）
控制总线：用来发出各种控制信号的，对任意控制线，是单向的；对与机器字长，存储字长，存储单元无关系。
3、答：
常用的总线结构有单总线结构，双总线结构，三总线结构，四总线结构。
① 单总线结构：将CPU，主存，I/O设备都挂在一组总线上，允许I/O之间或I/O与主存之间直接交换信息。因为所有的传送都通过这组共享总线，极易形成计算机系统的瓶颈，不允许两个以上部件在同一时刻向总线传输信息，必然会影响系统工作效率的提高，其结构图见课本图3.2ISA.EISA总线是单总线结构
② 双总线结构：双总线结构的特点是将速度较低的设备从总线上分离出来，形成主存总线与I/O总线分开的结构，见课本图3.5。途中通道是一个具有特殊功能的处理器，CPU将一部分功能下放给通道，使其对I/O设备具有统一管理的功能，系统的吞吐能力可以相当大。如果将不同速率的I/O设进行分类，然后将它们连接在不同的通道上，将成为总线结构。
③ 三总线结构：图3.6：主存总线用于CPU与主存间的传输；I/O总线供CPU与各类I/O之间传递信息，DMA总线用于高速外设（磁盘，磁带等）与主存之间直接交换信息。图3.7:处理器于高速缓冲存储器Cache之间怎叫一条局部总线，Cache可以通过系统总线与主存传输信息，I/O 与主存之间也不必通过CPU。还有一条扩展总线，可以支持相当多的I/O设备。
④四总线结构（见图3.8）在三总线基础上，增加一条与计算机系统机密相连的高速总线，这种结构对高速设备而言，其自身的工作可以很少依赖处理器，同时他们又比扩展总线上的设备更贴近处理器。
4、答：
① 如多个主设备同时要使用总线时，就由总线控制器的判优，仲裁逻辑按一定的优先级顺序，确定那个主设备能使用总线，只有获得总线使用权的主设备才能开始传送数据。
② 常见的集中式总线控制有三种
⑴ 链式查询：其特点是只需很少几根线就能按一定优先次序实现总线控制，并且很容易扩充设备，但对电路故障很敏感。
⑵ 计数器定时查询：其特点是，计数可以从“0”开始，此时设备的优先次序是固定的，计数也可以从终止点开始，既是一种循环方式，此时设备使用总线的优先级相等，计数器的初始值还可以由程序设置，故优先次序可以改变。此外，对电路故障不如链式查询方式敏感，但增加了主控线数，控制也较复杂。
⑶ 独立请求方式：其特点是：响应速度快，优先次序控制灵活（通过程序改变），但控制线数量多，总线控制更复杂。
③ 独立请求方式响应时间最快，链式查询对电路故障最敏感。
第四章 思考题与习题
1．解释下列概念 主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory
2．计算机中哪些部件可用于存储信息，请按其速度、容量和价格/位排序说明。
3．存储器的层次结构主要体现在什么地方？为什么要分这些层次，计算机如何管理这些层次？
4．说明存取周期和存取时间的区别。
5．什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？
6．某机字长为32位，其存储容量是64KB，按字编址它的寻址范围是多少？若主存以字节
编址，试画出主存字地址和字节地址的分配情况。
7．一个容量为16K?32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？
1K?4位，2K?8位，4K?4位，16K?1位，4K?8位，8K?8位 8．试比较静态RAM和动态RAM。
9．什么叫刷新？为什么要刷新？说明刷新有几种方法。 10．半导体存储器芯片的译码驱动方式有几种？
11．画出用1024?4位的存储芯片组成一个容量为64K?8位的存储器逻辑框图。要求将64K
①
分成4个页面，每个页面分16组，指出共需多少片存储芯片。 12．设有一个64K?8位的RAM芯片，试问该芯片共有多少个基本单元电路（简称存储基元）？
欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。
13．某8位微型机地址码为18位，若使用4K?4位的RAM芯片组成模块板结构的存储器，
试问：
（1）该机所允许的最大主存空间是多少？
（2）若每个模块板为32K?8位，共需几个模块板？ （3）每个模块板内共有几片RAM芯片？ （4）共有多少片RAM？
（5）CPU如何选择各模块板？ 14．设CPU共有16根地址线，8根数据线，并用MREQ（低电平有效）作访存控制信号，RW作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：
ROM（2K?8位，4K?4位，8K?8位）， RAM（1K?4位，2K?8位，4K?8位）
及74138译码器和其他门电路（门电路自定）。
试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求： （1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区； （2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。
15．CPU假设同上题，现有8片8K?8位的RAM芯片与CPU相连，试回答：
（1）用74138译码器画出CPU与存储芯片的连接图； （2）写出每片RAM的地址范围；
（3）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片
都有与其相同的数据，分析故障原因。
（4）根据（1）的连接图，若出现地址线A13与CPU断线，并搭接到高电平上，将出
现什么后果？
16．反映主存和外存的速度指标有何不同？
17．某机字长16位，常规的存储空间为64K字，若想不改用其他高速的存储芯片，而使访
存速度提高到8倍，可采取什么措施？画图说明。
18．什么是“程序访问的局部性”？存储系统中哪一级采用了程序访问的局部性原理？ 19．计算机中设置Cache的作用是什么？能不能把Cache的容量扩大，最后取代主存，为什
么？
20．Cache做在CPU芯片内有什么好处？将指令Cache和数据Cache分开又有什么好处？ 21．设某机主存容量为4MB，Cache容量为16KB，每字块有8个字，每字32位，设计一
个四路组相联映象（即 Cache 每组内共有4个字块）的Cache组织，要求： （1）画出主存地址字段中各段的位数；
（2）设Cache的初态为空，CPU依次从主存第0、1、2、…… 99号单元读出100个字（主存一次读出一个字），并重复按此次序读8次，问命中率是多少？
（3）若Cache的速度是主存的6倍，试问有Cache和无Cache相比，速度约提高多少
①
将存储器分成若干个容量相等的区域，每一个区域可看作一个页面。
倍?
22．简要说明提高访存速度可采取那些措施？
23．画出NR、NRZ、NRZ1、PE、FM写入数字串1011001的写入电流波形图。 24．以写入10010110为例，比较调频制和改进调频制的写电流波形图。
25．画出调相制记录01100010的驱动电流、记录磁通、感应电势、同步脉冲及读出代码等
几种波形。
26．磁盘组有六片磁盘，每片有两个记录面，存储区域内径22cm，外径33cm，道密度为
40道/cm，内层密度为400 位/cm，转速2400 转/分，问： （1）共有多少存储面可用？ （2）共有多少柱面？
（3）盘组总存储容量是多少？ （4）数据传输率是多少？ 27．某磁盘存储器转速为3000转/分，共有4个记录盘面，每毫米5道，每道记录信息12288
字节，最小磁道直径为230mm，共有275道，求： （1）磁盘存储器的存储容量；
（2）最高位密度（最小磁道的位密度）和最低位密度； （3）磁盘数据传输率； （4）平均等待时间。
28．磁表面存储器和光盘存储器记录信息的原理有何不同？
29．试从存储容量、存取速度、使用寿命和应用场合方面比较磁盘、磁带和光盘存储器。 30．写出1100、1101、1110、1111对应的海明码。
（1）按配偶原则配置； （2）按配奇原则配置。
31．已知接受到的海明码（按配偶原则配置）为1100100，1100111，1100000，1100001，
检查上述代码是否出错？第几位出错？
32．已知接收到下列海明码，分别写出它们所对应的欲传送代码。
1100000（按偶性配置）； 1100010（按偶性配置）； 1101001（按偶性配置）； 0011001（按奇性配置）； 1000000（按奇性配置）； 1110001（按奇性配置）；
33．欲传送的二进制代码为1001101，用奇校验来确定其对应的海明码，若在第六位出错，
说明它的纠错过程。
34．为什么海明码纠错过程中，新的检测位P4P2P1的状态即指出了编码中错误的信息位？ 35．设有效信息为1100，试用生成多项式G(x) = 1011，将其编成循环冗余校验码。
36．有一个（7，4）码，其生成多项式G(x)= x3 + x + 1，写出代码1001的循环冗余校验码。
第四章 存储器习题部分答案
1、答：
主存：与CPU直接交换信息，用来存放数据和程序的存储器。
辅存：主存的后援存储器，用来存放当前暂时不用的程序和数据，不予CPU直接交换信息。
CACHE：为了解决CPU和主存的速度匹配，提高访存速度的一种存储器，它设在主存与CPU间，起缓冲作用。
RAM：可读可写存储器，是随机存取的，在程序执行过程中既可读出也可写入，而且存取时间与存储单元所在位置无关。
SRAM：静态RAM，以触发器原理寄存信息。 DRAM：动态RAM，以电容充放电原理寄存信息。
ROM：只能对其存储的内容读出，而不能对其写入的只读存储器。
PROM：可实现一次性编程的只读存储器。
EPROM：可擦洗可编程的只读存储器，用紫外线照射进行擦写。 EEPROM：用电气方法进行擦写的可擦洗可编程的只读存储器。
CDROM：只读型光盘，此中光盘内数据程序由厂家事先写入，用户只能读出，不能修改或写入新的内容。
Flash Memory：快擦型存储器，是性能价格比号，可靠性高的可擦写非易失型存储器。
2、答：
计算机中有以下部件可以存储信息：寄存器、缓存、主存、磁盘、磁带等。 速度上：寄存器>缓存>主存>磁盘>磁带 容量上：寄存器<缓存<主存<磁盘<磁带 价格/位：寄存器>缓存>主存>磁盘>磁带
3、答：
(1) 存储器的层次结构主要体现在：缓存－主存和主存－缓存这两个存储层次上。 (2) 从CPU的角度来看，缓存－主存这一层次的速度接近于缓存，高于主存，其容量和位价却接近于主存。从主存－缓存这一层次，其速度接近于主存，容量接近辅存，平均位价也接近于辅存，从而解决了速度、容量、成本这三者间的矛盾。
(3) 主存与缓存之间的数据调动是由硬件自动完成的，CPU不能直接访问辅存，辅存只能与主存交换数据，他们之间的信息调动均由硬件和操作系统来实现。
4、答：
存取周期：是指存储器进行连续两次独立的存储器操作（如连续两次读操作）所需的最小间隔时间。
存取时间：是指启动一次存储器操作（读或写）到完成该操作所需的全部时间。 由概念可知，这两个概念是有很大区别的，通常存取周期大于存取时间。
5、答：
(1) 存储器带宽：每秒从存储器进出信息的最大数量。 (2) 带宽＝32bit/200ns＝160M位/秒
7、答：
因为容量为16K×32，所以需地址线14根，数据线32根，总和是46根。
需要128片1K×4，32片2K×8，32片4K×4，32片16K×1，16片4K×8，8片8K×8
8、答：
静态RAM是触发器存储信息，因此即使信息读出后，它仍保持其原状态，不需要在城，但电源掉电时，原存信息丢失。动态RAM靠电容存储电荷的原理来寄存信息，即使电源不掉电，信息也会自动消失。
动态RAM的优点：
① 在同样大小的芯片中，动态RAM的集成度远高于静态RAM，如动态RAM的基本单元电路为一个MOS管，静态RAM的基本单元电路为六个MOS管；② 动态RAM行、累地址按先后顺序输送，减少了芯片引脚，封装尺寸也减少；③ 动态RAM的功耗仅为静态RAM的1/6；动态RAM的价格仅为静态RAM的1/4
动态RAM的缺点：
① 由于使用动态元件，因此他的速度比静态RAM低；② 动态RAM需要再生，故需配置再生电路，也需要消耗一部分功率。
15、答：
(1) 见下图