verilog中reg和wire类型的区别和用法 2