基于verilog的8位加法器设计验证